以MSGQ模塊簡(jiǎn)化復(fù)雜DSP的應(yīng)用分析

?電信基礎(chǔ)設(shè)備、視頻基礎(chǔ)設(shè)備以及影像應(yīng)用等對(duì)于帶寬的要求迅速提升，這些系統(tǒng)需要支持具有更高分辨率、更快幀速率以及更出色音質(zhì)的音視頻流。同時(shí)，上述系統(tǒng)還要提高信道密度，降低每信道的功耗。此外，該市場(chǎng)不僅要求提高外設(shè)與存儲(chǔ)器的集成度，而且還要進(jìn)一步縮減電路板面積，從而節(jié)約系統(tǒng)成本。開(kāi)發(fā)人員需要高度可擴(kuò)展的靈活硅芯片器件和工具來(lái)幫助他們跟上市場(chǎng)發(fā)展趨勢(shì)的要求。
　　用于數(shù)字信號(hào)處理器（DSP）的一些傳統(tǒng)高性能I/O在可靠性、帶寬充足性以及可擴(kuò)展性等方面都存在一定的局限性。串行RapidIO（sRIO） 能夠通過(guò)提供一種高性能的分組交換式互連技術(shù)解決這種局限性問(wèn)題，這對(duì)復(fù)雜的DSP拓?fù)涠苑浅Ｓ杏?。與其前代技術(shù)不同，sRIO不需要與存儲(chǔ)器共享接口，而且既能作為主系統(tǒng)又能作為從系統(tǒng)運(yùn)行。此外，其還可支持較長(zhǎng)的物理連接距離以及硬件級(jí)故障檢測(cè)/糾錯(cuò)、狀態(tài)/確認(rèn)反饋以及帶內(nèi)中斷/信號(hào)發(fā)送等。
　　德州儀器（TI）推出的TMS320C6？55等高級(jí)DSP現(xiàn)已集成了sRIO接口。這種接口具有極高的效率，能直接連接至DSP的DMA引擎，通過(guò)事務(wù)處理代理寄存器來(lái)降低控制開(kāi)銷。為了提高DMA系統(tǒng)數(shù)據(jù)處理的效率，可對(duì)數(shù)據(jù)設(shè)定優(yōu)先級(jí)，而且該接口還支持多個(gè)事務(wù)處理的排隊(duì)。
　　復(fù)雜系統(tǒng)拓?fù)渲械膕RIO
　　首先，我們必須了解sRIO在復(fù)雜系統(tǒng)拓?fù)渲邪l(fā)揮的作用，明確它在物理系統(tǒng)的實(shí)施過(guò)程中如何提高靈活性。sRIO可支持芯片之間的通信，速度高達(dá) 20Gbps乃至更高。sRIO提供1X和4X寬度的1.25、2.5或3.125GHz雙向鏈接，每向吞吐速率高達(dá)10Gbps。
　　利用sRIO，設(shè)計(jì)人員能夠確定如何實(shí)現(xiàn)多個(gè)器件的最佳連接。DSP可直接進(jìn)行網(wǎng)形、環(huán)形以及星形拓?fù)涞倪B接，也可通過(guò)交換機(jī)進(jìn)行多個(gè)DSP的連接，彼此之間有無(wú)本地連接均可。此外，我們還可采用sRIO一并連接DSP、FPGA和ASIC。這種高度的靈活性使設(shè)計(jì)人員能根據(jù)應(yīng)用數(shù)據(jù)流的需要任意安排組件，而不會(huì)因?yàn)榻涌诨騾f(xié)議的限制影響系統(tǒng)設(shè)計(jì)。
　　例如，一個(gè)簡(jiǎn)單的系統(tǒng)可以具備兩個(gè)通過(guò)4倍速鏈接相連的DSP。另一個(gè)系統(tǒng)則要求更高的計(jì)算能力，不過(guò)不需要更多I/O。這種系統(tǒng)可以由5個(gè)DSP組成，每個(gè)DSP都直接通過(guò)1倍速鏈接彼此相連。第三個(gè)系統(tǒng)也包含5個(gè)DSP，它們均采用4倍速鏈接連接至中央交換機(jī)，以實(shí)現(xiàn)更佳的I/O性能（圖1）。第四個(gè)系統(tǒng)則有更繁重的計(jì)算要求，其中可能包含12個(gè)乃至更多的DSP，它們均通過(guò)4倍速鏈接連接至一個(gè)或多個(gè)交換機(jī)的系統(tǒng)架構(gòu)，從而實(shí)現(xiàn)最高的計(jì)算能力和I/O帶寬。
　　
　　圖1：在本例中，sRIO能靈活地連接所有五個(gè)DSP。
　　支持sRIO的系統(tǒng)能夠通過(guò)充分利用上述特性顯著提高整體性能。例如，在無(wú)線基礎(chǔ)設(shè)施系統(tǒng)中，總共三到六個(gè)速度達(dá)Gbps的天線數(shù)據(jù)通常由可處理24到48 個(gè)天線流（antenna stream）的ASIC或FPGA支持，這時(shí)每個(gè)基站的速率約為123Mbps。另一方面，用戶數(shù)據(jù)通常在DSP上處理，每個(gè)用戶通道速度約 19Mbps，統(tǒng)一采用共享的EMIF通道。采用鏈接sRIO通道的DSP使用戶數(shù)據(jù)和天線數(shù)據(jù)能獨(dú)立得到處理。采用DSP所需的成本不僅大大低于 FPGA或ASIC，而且在24到48個(gè)天線流的系統(tǒng)中能處理相同的數(shù)據(jù)速率，每個(gè)通道速度約為123Mbps，因此天線數(shù)據(jù)速度總共能到每秒3到 6Gb。對(duì)于用戶數(shù)據(jù)而言，諸如最新DSP系列的較高核心速度、較快的sRIO I/O速度，以及能釋放外部存儲(chǔ)器帶寬等優(yōu)異特性，使通道密度能夠提高到每DSP達(dá)128個(gè)用戶通道，每通道速度為19Mbps，這樣整體而言每個(gè)DSP 的用戶數(shù)據(jù)總速度達(dá)2.5Gbps。
　　消息傳遞
　　軟件開(kāi)發(fā)人員不僅能夠受益于 sRIO接口具有的更高性能和更高靈活性，而且他們無(wú)論采用低級(jí)編程技術(shù)還是高級(jí)編程技術(shù)均可進(jìn)行應(yīng)用開(kāi)發(fā)。如果使用低級(jí)直接I/O方案，編程人員必須指定目標(biāo)和地址，這種方案在能夠?qū)崿F(xiàn)最佳性能的同時(shí)，還非常適用于在設(shè)計(jì)時(shí)就已知目標(biāo)緩沖方案的應(yīng)用，并且應(yīng)用的分組是固定的。但是，這種方法的缺點(diǎn)是開(kāi)發(fā)人員必須了解遠(yuǎn)程處理器的物理存儲(chǔ)器映射，這使第三方集成非常困難。
　　高級(jí)消息傳遞方案能夠在無(wú)需進(jìn)行大量低級(jí)器件編程的情況下就能提供一種更抽象的通信方法。這種方法對(duì)目標(biāo)緩沖方案未知的應(yīng)用最為適用，而且對(duì)于應(yīng)用分組未知或者比較靈活的情況也很適用。此外，消息傳遞接口能夠顯著縮短用于增加或減少應(yīng)用處理器所需的時(shí)間。
　　數(shù)家嵌入式處理器廠商為sRIO提供內(nèi)核級(jí)軟件層支持。例如，在TI DSP中，消息傳遞由DSP/BIOS軟件內(nèi)核基礎(chǔ)消息隊(duì)列（MSGQ）模塊提供支持，這使應(yīng)用程序開(kāi)發(fā)人員能在更高級(jí)的抽象水平上設(shè)計(jì)軟件。
　　消息傳遞使應(yīng)用程序能夠通過(guò)sRIO互連更高效地與其它DSP通信。通過(guò)這種方法發(fā)送的消息，其優(yōu)先級(jí)高于數(shù)據(jù)緩沖，這一點(diǎn)非常有用，因?yàn)橐愿叩膬?yōu)先級(jí)控制數(shù)據(jù)通常來(lái)說(shuō)是更好的做法。MSGQ能在無(wú)需修改源代碼的情況下在處理器中移動(dòng)讀取器和寫(xiě)入器，因此我們能在單個(gè)處理器上進(jìn)行開(kāi)發(fā)，而且能方便地針對(duì)多處理器系統(tǒng)進(jìn)行縮放。也就是說(shuō)，寫(xiě)入器不用了解讀取器駐留在哪個(gè)處理器上，這不僅能簡(jiǎn)化集成，而且還能簡(jiǎn)化客戶端／服務(wù)器應(yīng)用等的開(kāi)發(fā)工作。