硬件設(shè)計(jì)中常用術(shù)語(yǔ)的簡(jiǎn)稱

1.什么是BOM 2.什么是 LDO 3.什么是ESR 4.什么是TTL 5.什么是MOS、NMOS、PMOS、CMOS 6.什么是OC、OD 7.什么是線或邏輯與線與邏輯 8.什么是推挽結(jié)構(gòu) 9.什么是MCU、RISC、CISC、DSP 10.什么是FPGA和ASIC 11.FPGA 與 CPLD 的異同點(diǎn)
1.BOM(BillOfMaterial),是制造業(yè)管理的重點(diǎn)之一,簡(jiǎn)單的定義就是“記載產(chǎn)品組成所需使用材料的表”。以一個(gè)新產(chǎn)品的誕生來(lái)看:首先是創(chuàng)意與可行性研究的初期過(guò)程,接下來(lái)的過(guò)程就是初步的工程技術(shù)分析與原型產(chǎn)品的設(shè)計(jì),等到原型產(chǎn)品比較穩(wěn)定后,經(jīng)過(guò)自制或外購(gòu)分析(MakeorBuyAnalysisandDecision)后就會(huì)產(chǎn)生第一版的工程料表(EBOM,EngineeringBOM)。到正式量產(chǎn)之前,第一版的生產(chǎn)料表(PBOM,ProductionBOM)必須要先完成,以便企業(yè)內(nèi)的相關(guān)部門(mén)有所遵循。在此之后,就進(jìn)入了正常的例行維護(hù)階段。
2. 什么是 LDO（低壓降）穩(wěn)壓器?
LDO 是一種線性穩(wěn)壓器。線性穩(wěn)壓器使用在其線性區(qū)域內(nèi)運(yùn)行的晶體管或 FET,從應(yīng)用的輸入電壓中減去超額的電壓,產(chǎn)生經(jīng)過(guò)調(diào)節(jié)的輸出電壓。所謂壓降電壓,是指穩(wěn)壓器將輸出電壓維持在其額定值上下 100mV 之內(nèi)所需的輸入電壓與輸出電壓差額的最小值。正輸出電壓的LDO（低壓降）穩(wěn)壓器通常使用功率晶體管（也稱為傳遞設(shè)備）作為 PNP。這種晶體管允許飽和,所以穩(wěn)壓器可以有一個(gè)非常低的壓降電壓,通常為 200mV 左右;與之相比,使用 NPN 復(fù)合電源晶體管的傳統(tǒng)線性穩(wěn)壓器的壓降為 2V 左右。負(fù)輸出 LDO 使用 NPN 作為它的傳遞設(shè)備,其運(yùn)行模式與正輸出 LDO 的 PNP設(shè)備類(lèi)似。更新的發(fā)展使用 CMOS 功率晶體管,它能夠提供最低的壓降電壓。使用 CMOS,通過(guò)穩(wěn)壓器的唯一電壓壓降是電源設(shè)備負(fù)載電流的 ON 電阻造成的。如果負(fù)載較小,這種方式產(chǎn)生的壓降只有幾十毫伏。