Tiva TM4C123FH6PM 微控制器

TIVA TM4用戶手冊

Cortex-M4F 處理器 ARM? Cortex?-M4F 處理器提供了一個高性能、低成本的平臺，可滿足系統(tǒng)對降低存儲需求、簡化管腳數以及降低功耗三方面的要求，與此同時，它還提供出色的計算性能和優(yōu)越的系統(tǒng)中斷響應能力。特性包括：

■ 32 位 ARM? Cortex?-M4F 架構針對小封裝嵌入式應用進行了優(yōu)化

■ 80-MHz 運行速度；100 DMIPS 性能

■ 優(yōu)越的處理性能和更快的中斷處理。

■ 混合 16 位/32 位的 Thumb-2 指令集提供與 32 位 ARM 內核所期望的高性能而采用了更緊湊的內存大小，而這通常在 8 位和 16 位設備相關的存儲容量中，特別是在微控制器級應用的幾千字節(jié)存儲中。 – 單周期乘法指令和硬件除法器 – 精確的位操作（bit-banding），不僅最大限度的利用了存儲器空間而且還改良了對外設的控制 – 非對齊式數據訪問，使數據能夠更為有效的安置到存儲器中

■ 符合 IEEE754 的單精度浮點單元 （FPU）

■ 16 位 SIMD 矢量處理單元

■ 快速代碼執(zhí)行允許更低的處理器時鐘和增加休眠模式時間

■ Harvard 結構 - 將數據和指令所使用的總線進行了分離

■ 高效的處理器內核，系統(tǒng)和存儲器

■ 硬件除法和以快速數字信號處理為導向的乘加

■ 采用飽和算法處理信號

■ 對時間苛刻的應用提供可確定的， 高性能的中斷處理

■ 存儲器保護單元為操作系統(tǒng)機能提供特權操作模式

■ 增強的系統(tǒng)調試提供全方位的斷點和跟蹤能力

■ 串行線調試和串行線跟蹤減少調試和跟蹤過程中需求的管腳數

■ 從 ARM7? 處理器系列中移植過來，以獲得更好的性能和電源效率

■ 針對高達指定頻率的單周期 Flash 存儲器使用情況而設計。詳見 “內部存儲器”（445頁）。

■ 集成多種休眠模式，更低功耗然后 Tiva? C 系列 微控制器基于此內核之上，提供了高性能的 32 位運算能力本章提供關于 Tiva? C 系列 Cortex-M4F 處理器的執(zhí)行信息，包括編程模塊、存儲器模塊、異常模塊、故障處理和電源管理。關于指令集的技術細節(jié)，請參考“ ARM? Cortex?-M4 Devices Generic User Guide（文獻編號 ARM DUI 0553A）”中的 Cortex?-M4 指令集章節(jié)。

2.1 結構框圖 Cortex-M4F 處理器基于高性能的處理器內核，采用三級流水線的哈佛架構，是滿足嵌入式應用的理想的處理器。該處理器帶有高效的指令集和特別優(yōu)化的設計，具有優(yōu)異的能耗效率，并提供符合 IEEE754 的單精度浮點型計算單元、一系列單周期和 SIMD 乘法器和乘加功能，以及專用的硬件除法器等高端處理硬件。為促進成本敏感型設備的設計，Cortex-M4F 處理器采用了緊耦合的系統(tǒng)部件以降低處理器尺寸，同時顯著提高了中斷處理能力和系統(tǒng)調試能力。Cortex-M4F 處理器采用了基于 Thumb-2 技術的 Thumb? 指令集，確保高代碼密度和降低程序存儲需求。Cortex-M4F 采用現(xiàn)代 32 位架構和 8 位、 16 位微處理器的高密度指令集，因而性能優(yōu)異。 Cortex-M4F 處理器高度集成了嵌入式中斷控制器 （NVIC），可達到業(yè)界領先的中斷性能。 TM4C123FH6PM NVIC 包括一個不可屏蔽中斷 （NMI），并提供 8 個中斷優(yōu)先級。緊密集成的處理器內核和NVIC提供快速的中斷服務程序和顯著的降低了中斷延遲。硬件入棧和停止多步裝載和存儲操作進一步降低了中斷延遲。中斷處理不需要任何的匯編從何減少了ISR的代碼開銷。尾鏈優(yōu)化同樣顯著地降低了ISR切換時的開銷。為優(yōu)化低功耗設計，NVIC集成了睡眠模式，包括深度睡眠模式，該模式可使整個芯片迅速地降低功耗。

圖 2-1. CPU 結構圖