通過調(diào)節(jié)穩(wěn)壓器優(yōu)化DSP功率預(yù)算的詳細方法資料概述

　　系統(tǒng)級節(jié)電與功率預(yù)算優(yōu)化是許多應(yīng)用的關(guān)鍵。例如，數(shù)據(jù)中心運營商努力控制能耗，便攜式設(shè)備設(shè)計人員力圖降低流耗實現(xiàn)更長的電池使用壽命，而通信系統(tǒng)則需要降低工作溫度提高穩(wěn)定性。電源設(shè)計主要規(guī)范的當前著眼點是：

　　1）在整個負載電流范圍內(nèi)最大限度提高效率；和

　　2） 根據(jù)負載需要自適應(yīng)縮放輸出電壓

　　使用電壓識別（VID） 調(diào)節(jié)輸出電壓是滿足這些需求的方法之一。當然，在英特爾和AMD 提供的眾所周知的自適應(yīng)電壓縮放（AVS） 規(guī)范基礎(chǔ)上，VID 可編程性已經(jīng)在微處理器應(yīng)用的DC/DC 內(nèi)核電壓穩(wěn)壓器中得到了廣泛使用。然而，這些VID 控制器建立在多相位降壓拓撲基礎(chǔ)之上，在特性上專門圍繞超大電流需求進行了定制。

　　DSP、FPGA 以及ASIC 現(xiàn)在具有類似的功能，可根據(jù)器件活動、電源及時鐘域配置、工作模式以及工作溫度，實現(xiàn)最大限度的功耗降低。雖然支持VID［1］ 的數(shù)字化脈寬調(diào)制器（PWM） 控制器解決方案可用來滿足這一需求，但確實也需要對無處不在地模擬控制負載點（POL） 穩(wěn)壓器進行輸出電壓數(shù)字化調(diào)節(jié)。在調(diào)節(jié)過程中，可輕松調(diào)整模擬電源實施（或許已經(jīng)完成設(shè)計或已經(jīng)通過測試臺測試），滿足其它方案無法實現(xiàn)的系統(tǒng)級功率預(yù)算與成本目標要求。