16位RISC CPU超越函數(shù)計(jì)算器和CPU指令實(shí)現(xiàn)部分的詳細(xì)資料說明

　　2014年8月25日更新更新內(nèi)容為超越函數(shù)計(jì)算器和CPU指令實(shí)現(xiàn)部分

　　斷斷續(xù)續(xù)終于做好了視頻和介紹就用日志一起發(fā)出來了。工程還未完工視頻展示計(jì)算器功能電子表和字符顯示器時(shí)序控制。

　　本工程基于一個(gè)叫Minecraft的游戲我使用的版本是1.4.7。之所以使用一個(gè)游戲作為平臺(tái)是因?yàn)檫@個(gè)游戲可以做到實(shí)時(shí)運(yùn)行超大規(guī)模集成電路模型大于10000個(gè)邏輯門并且提供壯觀的可視化效果三維數(shù)字電路。

　　半年前我剛接觸這個(gè)游戲的時(shí)候想做一個(gè)簡(jiǎn)單的計(jì)算器。國(guó)外玩家兩年前已經(jīng)有人做到了基于整數(shù)ALU和直連總線的機(jī)器。我開始規(guī)劃做一個(gè)16bit的計(jì)算器輸入輸出線路一樣是直連的也就是說這個(gè)計(jì)算器完全是專用的芯片連單片機(jī)的等級(jí)都不到。后來我發(fā)現(xiàn)這個(gè)游戲可以實(shí)現(xiàn)更加復(fù)雜的東西。原因很簡(jiǎn)單游戲只提供了“或”“非”邏輯電路但理論上“或”“非”門可以表達(dá)一切邏輯。同時(shí)游戲提供的基于活塞機(jī)械的斷路繼電器的延時(shí)時(shí)序特性以及繼電器的鎖存特性會(huì)讓很多高級(jí)觸發(fā)器成為可能。換句話說FPGA能實(shí)現(xiàn)的東西這個(gè)游戲基本都能實(shí)現(xiàn)區(qū)別在于這個(gè)游戲提供的是一個(gè)純粹數(shù)學(xué)模型化的信號(hào)系統(tǒng)元器件是簡(jiǎn)化的模型而不是現(xiàn)實(shí)中根據(jù)半導(dǎo)體材料設(shè)計(jì)的具有一定特性的電子元件在線路連接的拓?fù)浣Y(jié)構(gòu)上也和現(xiàn)實(shí)中的電路不同。

　　在造計(jì)算器到一半的時(shí)候我打算改單片機(jī)也就是具有“圖靈完備性”的簡(jiǎn)單計(jì)算機(jī)他可以執(zhí)行一切計(jì)算機(jī)程序。我規(guī)劃了指令集架構(gòu)儲(chǔ)存器架構(gòu)和指令發(fā)射方式等。隨著除法器可讀寫儲(chǔ)存器緩沖隊(duì)列等重要電路結(jié)構(gòu)的設(shè)計(jì)成功我開始有了一個(gè)大膽的設(shè)想嘗試實(shí)現(xiàn)一個(gè)具有流水線結(jié)構(gòu)總線結(jié)構(gòu)溢出中斷堆棧標(biāo)志位寄存器基本的分支預(yù)測(cè)和亂序執(zhí)行等現(xiàn)代高級(jí)計(jì)算機(jī)技術(shù)的16bit RISC CPU以及一個(gè)附屬的包含超越函數(shù)的單精度浮點(diǎn)處理器32bit FPU目前只規(guī)劃作為計(jì)算器使用。

　　工程現(xiàn)在進(jìn)展順利只是因?yàn)楣こ塘烤薮筮M(jìn)度較慢。我已經(jīng)將16bit整數(shù)計(jì)算器改成了完全時(shí)序邏輯電路控制并且有溢出判斷的計(jì)算器。這在全世界Minecraft紅石電路玩家里應(yīng)該是首次。這個(gè)計(jì)算器作為片外系統(tǒng)借用CPU的ALU部分進(jìn)行運(yùn)算并經(jīng)過總線傳輸數(shù)據(jù)。目前CPU的ALU主儲(chǔ)存器和寄存器等EU部分已經(jīng)完工內(nèi)部環(huán)狀總線已經(jīng)完工CU部分也就是最繁瑣的部分正在建設(shè)中。而FPU部分已經(jīng)完成了加法器乘法器三角函數(shù)運(yùn)算單元開方運(yùn)算單元?，F(xiàn)在整個(gè)工程大約有10萬門以上的電路。

　　目前不可逾越的困難是游戲的基準(zhǔn)單位延時(shí)t是0.1秒加載地圖最大范圍是長(zhǎng)寬1024m高256m的范圍這就限制了計(jì)算機(jī)的運(yùn)算速度以及造出來的硬件規(guī)模。特別是儲(chǔ)存器我的片上程序儲(chǔ)存器只有1kb這對(duì)于現(xiàn)實(shí)中的儲(chǔ)存器容量而言太小了。所以想利用這有限的空間做一個(gè)匯編編譯器簡(jiǎn)易的操作系統(tǒng)實(shí)在是太困難。

　　對(duì)于工程的介紹我分為6部分信號(hào)系統(tǒng)硬件單元和硬件算法儲(chǔ)存器架構(gòu)和流水線指令集架構(gòu)總線和時(shí)鐘圖形顯示原理。我盡量用非專業(yè)的語言來介紹不可避免會(huì)用一些術(shù)語。

　　本工程需要的專業(yè)知識(shí)基本就是微機(jī)原理數(shù)字電路少許編譯原理和計(jì)算機(jī)圖形學(xué)。

　　先貼一張CPU架構(gòu)圖

　　其中每一個(gè)方框都代表一個(gè)或若干個(gè)硬件單元小一點(diǎn)的大約一兩百個(gè)門電路大的有幾千個(gè)門電路。架構(gòu)圖基本是按照實(shí)際距離做的在工程上方俯視看到的結(jié)構(gòu)和架構(gòu)圖可以一一對(duì)應(yīng)。下面的俯視圖對(duì)應(yīng)架構(gòu)圖的右半部分Data Bus以及其圍住的右下部分 PS目前決定把亂序執(zhí)行模塊取消。