Cortex-M3內(nèi)核的ARM處理器的應(yīng)用資料說明

　　這份應(yīng)用文檔介紹了 Cortex3內(nèi)核的ARM處理器的主要性能特點(diǎn)，及其相關(guān)的開發(fā)工具。這份應(yīng)用文檔還介紹了現(xiàn)有的ARM工程如何移植到 Cortex-M3內(nèi)核的ARM處理器上Cortex-3內(nèi)核的ARM處理器是一款高性能、低成本，以及其低功耗的32位精簡指令處理器。這種內(nèi)核的處理器僅僅支持 Thumb-2指令，不支持ARM指令系統(tǒng)。Cortex-M3內(nèi)核是基于ARMv7M架構(gòu)設(shè)計(jì)的，是一種高性能ARMv7架構(gòu)的三種內(nèi)核之一;這種內(nèi)核也有低的中斷響應(yīng)時(shí)間和劃分硬件的特性。 Cortex-M3內(nèi)核也是CPU的內(nèi)核，這種內(nèi)核包括很多外設(shè)（一個(gè)嵌套向量中斷控制器、一個(gè)可選擇的存儲(chǔ)器保護(hù)單元、定時(shí)器、調(diào)試端口、一個(gè)可選擇的嵌入跟蹤宏單元）。 Cortex-M3內(nèi)核的存儲(chǔ)器內(nèi)存映射是固定的。1.1嵌套向量中斷控制器（NVIC）這一標(biāo)準(zhǔn)依賴于半導(dǎo)體廠商的落實(shí)執(zhí)行，嵌套向量中斷控制器支持多達(dá)240個(gè)外部中斷、這些多達(dá)256個(gè)不同的中斷優(yōu)先級(jí)來區(qū)分不同的中斷。嵌套向量中斷控制器支持電平觸發(fā)和脈沖觸發(fā)。當(dāng)處理器響應(yīng)中斷吋由硬件自動(dòng)保存處理器狀態(tài);當(dāng)處理器退出中斷時(shí)復(fù)位處理器狀態(tài)。嵌套冋量中斷控制器還支持中斷嵌Cortex-N3內(nèi)核不同以前的ARM內(nèi)核，通過嵌套向量控制器得到一張向量表這張 Cortex-M3的向量表包含異常處理和中斷服務(wù)程序的地址，和其它大多數(shù)ARM核不同是非指令的。最初的堆棧指針和復(fù)位的地址必須分別為0x0和0x4;這些值在處理器復(fù)位時(shí)裝入合適的處理器的寄存器

　　1.2存儲(chǔ)器保護(hù)單元（MPU）這個(gè)存儲(chǔ)器保護(hù)單元是 Cortex-M3內(nèi)核可選擇的外設(shè)。如果內(nèi)核集成了存儲(chǔ)器保護(hù)單元;這個(gè)外設(shè)提供一個(gè)強(qiáng)制的存儲(chǔ)器保護(hù)區(qū)，以及在這個(gè)區(qū)域的存取規(guī)則。這個(gè)存儲(chǔ)器保護(hù)單元支持多達(dá)八個(gè)不同的區(qū)域，并且每個(gè)區(qū)域又分成八個(gè)大小相同的子區(qū)域

　　1.3調(diào)試端口（DAP）調(diào)試端口使用AHB-AP總線接口連接處理器和其他外設(shè)。這種內(nèi)核支持兩種不同的調(diào)試接口分別是JTAG調(diào)試接口（SWJ-DP）和兩線串行調(diào)試接口（SW-DP）。你使用這兩種接口的任意一種就可以調(diào)試 Cortex-M3內(nèi)核的處理器，這些依賴于半導(dǎo)體廠商的落實(shí)執(zhí)行。

　　1.4存儲(chǔ)器映射不同于以前的ARM內(nèi)核， Cortex-M3內(nèi)核的器件的存儲(chǔ)器映射是固定的。這特性，在基于 Cortex-M3內(nèi)核的處理器不同的系統(tǒng)中用戶很容易地使用軟件的接口。這些地址空間分成很多不同的段，如圖片1和表2所示。