多寄存器Load/Store內(nèi)存訪問(wèn)指令

　　5.4 多寄存器Load/Store內(nèi)存訪問(wèn)指令
　　多寄存器Load/Store內(nèi)存訪問(wèn)指令也叫批量加載/存儲(chǔ)指令，它可以實(shí)現(xiàn)在一組寄存器和一塊連續(xù)的內(nèi)存單元之間傳送數(shù)據(jù)。LDM用于加載多個(gè)寄存器，STM用于存儲(chǔ)多個(gè)寄存器。多寄存器Load/Store內(nèi)存訪問(wèn)指令允許一條指令傳送16個(gè)寄存器的任何子集或所有寄存器。
　　多寄存器Load/Store內(nèi)存訪問(wèn)指令主要用于現(xiàn)場(chǎng)保護(hù)、數(shù)據(jù)復(fù)制和參數(shù)傳遞等。
　　注意多寄存器Load/Store內(nèi)存訪問(wèn)指令會(huì)增加中斷延時(shí)，因?yàn)锳RM通常不會(huì)打斷正在執(zhí)行的指令去響應(yīng)中斷，而必須等到指令執(zhí)行完。也就是說(shuō)，如果一個(gè)中斷在多寄存器Load/Store內(nèi)存訪問(wèn)指令執(zhí)行期間產(chǎn)生，那么處理器在多寄存器Load/Store內(nèi)存訪問(wèn)指令執(zhí)行完后才對(duì)中斷響應(yīng)。
　　表5.2總結(jié)了多寄存器Load/Store內(nèi)存訪問(wèn)指令
　　表5.2 多寄存器Load/Store內(nèi)存訪問(wèn)指令
　　指 令作 用操 作
　　LDM裝載多個(gè)寄存器{Rd}*N←mem32［start address+4*N］
　　STM保存多個(gè)寄存器{Rd}*N→mem32［start address+4*N］
　　5.4.1 多寄存器內(nèi)存字?jǐn)?shù)據(jù)傳送指令
　　1．LDM（1）指令
　?。?）指令編碼格式
　　LDM（1）指令將數(shù)據(jù)從連續(xù)的內(nèi)存單元中讀取到指令中指定的寄存器列表中的各寄存器中。
　　當(dāng)PC包含在LDM指令的寄存器列表中時(shí)，指令從內(nèi)存中讀取的字?jǐn)?shù)據(jù)將被作為目標(biāo)地址值，指令執(zhí)行后程序?qū)哪繕?biāo)地址處開(kāi)始執(zhí)行，從而實(shí)現(xiàn)了指令的跳轉(zhuǎn)。
　　指令的編碼格式如圖5.15所示。
　　
　　圖5.15 LDM（1）指令編碼格式
　　（2）指令的語(yǔ)法格式
　　LDM{《cond》}《addressing_mode》 《Rn》{！}， 《registers》
　?、?《cond》
　　為指令編碼中的條件域。它指示LDM（1）指令在什么條件下執(zhí)行。當(dāng)《cond》忽略時(shí)，指令為無(wú)條件執(zhí)行（cond=AL（Alway））。
　?、?《address_mode》
　　指令的尋址方式。確定編碼格式中的P、U和W位。
　　③ 《Rn》
　　確定尋址模式所使用的基址寄存器。
　　如果r15作為指令的基址寄存器，指令的執(zhí)行結(jié)果不可預(yù)知。
　?、?！
　　設(shè)置指令編碼格式中的W位。它使指令執(zhí)行后將操作數(shù)的內(nèi)存地址寫入基址寄存器《Rn》中；如果！被忽略，W位為0，指令執(zhí)行完后，不修改基址寄存器的值。
　　注意如果基址寄存器包含在指令列表中，當(dāng)指令執(zhí)行完后，基址寄存器的值是新加載進(jìn)的特定內(nèi)存地址的值。也就是說(shuō)，即使指令沒(méi)有出現(xiàn)在指令列表中，基址寄存器的值也可能被修改。
　?、?《registers》
　　被加載的寄存器列表。不同的寄存器之間用“，”隔開(kāi)。完整的寄存器列表包含在“{}”中。編號(hào)低的寄存器對(duì)應(yīng)于內(nèi)存中低地址單元，編號(hào)高的寄存器對(duì)應(yīng)于內(nèi)存中高地址單元。
　　注意無(wú)論寄存器在寄存器列表“{}”中如何排列，都將遵循上述規(guī)則。
　　寄存器r0～r15分別對(duì)應(yīng)于指令編碼中bit［0］～bit［15］位。如果Ri存在于寄存器列表中，則相應(yīng)的位等于1，否則為0。
　?。?）指令操作的偽代碼
　　指令操作偽代碼如下面程序段所示。
　　If ConditionPass{cond} then
　　Address=start_address
　　For i=0 to 14
　　If register_list［i］==1 then
　　Ri=Memory［address，4］
　　Address=address+4
　　If register_list［15］==1 then
　　Value = Memory［address，4］
　　If（architecture version 5 or above） then
　　Pc= value AND 0xfffffffe
　　T bit=value［0］
　　Else
　　Pc= value AND 0xfffffffc
　　Address=address+4
　　Assert end_address=address+4