典型時序電路與門控時鐘在時序電路中的應(yīng)用設(shè)計

　　在傳統(tǒng)設(shè)計中，所有計算機運算（算法邏輯和存儲進程） 都參考時鐘同步執(zhí)行，時鐘增加了設(shè)計中的時序電路數(shù)量。在這個電池供電設(shè)備大行其道的移動時代，為了節(jié)省每一毫瓦（mW） 的功耗，廠商間展開了殘酷的競爭，因此將電路分成多個電源域并根據(jù)要求關(guān)閉它們，并且在設(shè)計每個時序電路的同時節(jié)省功耗，這兩點至關(guān)重要。時序電路（如計數(shù)器和寄存器） 在現(xiàn)代設(shè)計中無處不在。本文以約翰遜計數(shù)器為例介紹了如何采用有效門控時鐘來設(shè)計高能效的時序電路。

　　約翰遜計數(shù)器系統(tǒng)，可同步提供多種特殊類型的數(shù)據(jù)序列，這對于大多數(shù)重要應(yīng)用（如D/A 轉(zhuǎn)換器、FSM 和時鐘分頻器） 來說至關(guān)重要。為支持不同頻率（從MHZ 到GHz） 的模塊，越來越多的IP 集成到片上系統(tǒng)，因此，設(shè)計中在不同層級實施了許多可支持多個分頻因子的時鐘分頻器。本文中，我們介紹了一款節(jié)能設(shè)計，即用帶有門控時鐘的多級可編程約翰遜計數(shù)器系統(tǒng)來取代多個時鐘分頻器，該計數(shù)器可提供8 至任何偶數(shù)值（在本文中為38） 的時鐘分頻因子。下面，我們將探討實施細節(jié)和該技術(shù)的優(yōu)劣。

　典型時序電路

　　圖1給出的是一款傳統(tǒng)4 位上升沿約翰遜計數(shù)器。約翰遜計數(shù)器只不過是修改過的移位寄存器，其最后一個D 觸發(fā)器的反相輸出作為第一個D 觸發(fā)器的輸入。所有其他觸發(fā)器將接收上一個觸發(fā)器所提供的輸出。