集成斬波放大器的ADC轉(zhuǎn)換器失調(diào)誤差和輸入阻抗之間的關(guān)系及計(jì)算方法

　　模數(shù)轉(zhuǎn)換器（ADC）中集成的緩沖器和放大器通常是斬波

　　型。有關(guān)這種斬波實(shí)現(xiàn)的例子，可參見(jiàn)AD7124-8和AD7779

　　數(shù)據(jù)手冊(cè)。需要這種斬波技術(shù)來(lái)最大程度地降低放大器的

　　失調(diào)和閃爍噪聲（1/f），因?yàn)榕c其他工藝（如雙極性工藝）相

　　比，CMOS晶體管噪聲高，難以匹配。通過(guò)斬波，放大器

　　的1/f和失調(diào)轉(zhuǎn)換到較高頻率，如圖1所示。

　　在斬波轉(zhuǎn)換過(guò)程中，開(kāi)關(guān)的電荷注入會(huì)引起電流尖峰，進(jìn)

　　而使施加于ADC輸入端的電壓產(chǎn)生方向不定（流入和/或流

　　出）的下降或尖峰。壓降與連接到ADC輸入段的傳感器的

　　輸出阻抗成比例。

　　平均電流值

　　一般而言，數(shù)據(jù)手冊(cè)不會(huì)提供電流峰值，因?yàn)樗y以測(cè)

　　量，而且不會(huì)增加任何有意義的信息。該信息之所以無(wú)意

　　義，是因?yàn)榫彌_器的斬波頻率高于ADC的輸入信號(hào)帶寬。

　　因此，輸入引腳上添加的低通濾波器（用來(lái)消除高于奈奎斯

　　特頻率的頻率或信號(hào)音，或用來(lái)降低耦合噪聲）會(huì)對(duì)峰值電

　　流進(jìn)行平均，如圖2所示。

　　用電流表測(cè)量輸入電流，一端連接到VDD/2，另一端連接

　　到ADC的模擬輸入引腳。

　　如果電流表連接到其中一個(gè)電壓軌，由于輸入電壓裕量的

　　關(guān)系，測(cè)得的電流可能高于數(shù)據(jù)手冊(cè)中的規(guī)格值。

　　輸入電流與輸入阻抗的關(guān)系

　　輸入阻抗規(guī)格對(duì)精確計(jì)算直流誤差沒(méi)有幫助，因?yàn)榕cADC

　　內(nèi)部輸入阻抗引起的負(fù)載效應(yīng)相比，輸入偏置電流是最主

　　要的貢獻(xiàn)因素。

　　有兩個(gè)規(guī)格與輸入偏置電流相關(guān)：絕對(duì)電流和差分電流。

　　絕對(duì)值（IABSOLUTE）是在任意模擬輸入引腳測(cè)得的輸入電流。

　　差分輸入電流（IDIFFERENTIAL）是在模擬輸入引腳對(duì)之間測(cè)得的

　　電流差。這僅適用于差分輸入ADC。

　　如何計(jì)算直流誤差

　　輸入電流產(chǎn)生一個(gè)失調(diào)電壓（VOFFSET），后者與連接到輸入

　　引腳的阻抗直接相關(guān)。

　　如圖3所示，產(chǎn)生的失調(diào)電壓一般為：

　　如果用運(yùn)算放大器等低阻抗源驅(qū)動(dòng)模擬輸入引腳，誤差將

　　不很明顯。

　　ADC測(cè)得的誤差取決于施加的輸入信號(hào)類型，例如是真差

　　分輸入信號(hào)還是偽差分/單端輸入信號(hào)。

　　對(duì)于真差分輸入信號(hào)，假設(shè)輸入電阻（R）完全匹配，那么

　　ADC測(cè)得的誤差將是由模擬輸入引腳對(duì)之間的差分輸入電

　　流引起，如下式所示：

　　其中，VADC為ADC輸入電壓