FPGA 等效門(mén)數(shù)的計(jì)算方法

1. 把FPGA 基本單元（如LUT+FF，ESB/BRAM）和實(shí)現(xiàn)相同功能的標(biāo)準(zhǔn)門(mén)陣列比較，
門(mén)陣列中包含的門(mén)數(shù)即為該FPGA 基本單元的等效門(mén)數(shù)，然后乘以基本單元的數(shù)目就
可以得到FPGA 門(mén)數(shù)估計(jì)值；
2. 分別用FPGA 和標(biāo)準(zhǔn)門(mén)陣列實(shí)現(xiàn)相同的功能，從中統(tǒng)計(jì)出FPGA 的等效門(mén)數(shù)，這種方
法比較多的依賴于經(jīng)驗(yàn)數(shù)據(jù)。
對(duì)于第一種方法，F(xiàn)PGA 包括LUT/FF/RAM 等資源，分析各種資源等效門(mén)數(shù)時(shí)，總原則
是等效原則，就是實(shí)現(xiàn)相同的功能，在標(biāo)準(zhǔn)門(mén)陣列中需要的門(mén)數(shù)就是FPGA 該資源等效門(mén)數(shù)，
例如實(shí)現(xiàn)一個(gè)帶寄存器輸出的4 輸入XOR，在FPGA 中需要用一個(gè)LUT 和1 個(gè)FF 實(shí)現(xiàn)，在
標(biāo)準(zhǔn)門(mén)陣列中一般要用21 個(gè)與非門(mén)實(shí)現(xiàn)，于是1 個(gè)LUT＋1 個(gè)FF 等效于21 個(gè)門(mén)。對(duì)ESB
（BRAM），由于用標(biāo)準(zhǔn)門(mén)陣列實(shí)
現(xiàn)1bit 的RAM 時(shí)一般需要4 個(gè)門(mén)，因此ESB/BARM 做RAM 使用時(shí)，1bit 等效4 個(gè)門(mén)，
對(duì)Altera FPGA 中一個(gè)2048bit 的ESB，等效門(mén)數(shù)為8K。光靠這些數(shù)據(jù)還不能比較準(zhǔn)確地計(jì)
算出FPGA 的等效門(mén)數(shù)。因?yàn)檫@只是一種簡(jiǎn)單情況，實(shí)際情況要復(fù)雜很多。例如，如果實(shí)現(xiàn)
的是帶寄存器輸出地2 輸入XOR，F(xiàn)PGA 也要用1 個(gè)LUT＋FF，而標(biāo)準(zhǔn)門(mén)陣列只需要8 個(gè)
NAND，于是1 個(gè)LUT+1 個(gè)FF 只等效于8 個(gè)門(mén)。同時(shí)特定功能的實(shí)現(xiàn)，在不同的標(biāo)準(zhǔn)門(mén)陣
列系列中需要的門(mén)數(shù)也不一樣，因此等效門(mén)的計(jì)算只能是個(gè)大概的數(shù)值。也就是說(shuō)對(duì)于某一
具體型號(hào)FPGA 的門(mén)數(shù)估計(jì)，與FPGA 資源的用途有密切關(guān)系。LUT 用于實(shí)現(xiàn)2 輸入XOR
和4 輸入XOR 等效門(mén)數(shù)不一樣（分別為1 和13）；FF 不帶異步清零、復(fù)位、時(shí)鐘使能和帶
這些端口的等效門(mén)數(shù)不同（分別為8 和13）；ESB（BRAM）做RAM 使用時(shí)，1bit 等效4 個(gè)
門(mén)，1 個(gè)2048bit 的BRAM 等效8K 門(mén)，但是做查找表使用時(shí)可能只相當(dāng)于不到200 門(mén)。因此
估計(jì)FPGA 的等效門(mén)數(shù)需要做更細(xì)致的分析。
圖1 顯示了EP20K 系列的等效門(mén)數(shù)等參數(shù)
Feature??????????????????????????????? EP20K1000E
Typical Gates?????????????????????????? 1,000,000
Maximum System Gate???????????????????? 1,770,000
Logic Elements?????????????????????????? 38,400
Embedded System Blocks?????????????????? 160
Maximum RAM Bits???????????????????????? 327,680
Maximum Macrocells?????????????????????? 2,560
Maximum I/O Pins???????????????????????? 716
圖1 EP20K 系列的等效門(mén)數(shù)
下面以EP20K1000E 為例詳細(xì)說(shuō)明FPGA 等效門(mén)數(shù)的估計(jì)方法。
1．計(jì)算邏輯陣列的等效門(mén)數(shù)
估算EP20K1000E 的門(mén)數(shù)時(shí)，把FPGA 特定資源和LCA300K 標(biāo)準(zhǔn)邏輯陣列的門(mén)數(shù)（LSI
LCA300K Data Book）比較，可以對(duì)FPGA 等效門(mén)做出估計(jì)。FPGA 一個(gè)LUT＋FF 等效門(mén)數(shù)
計(jì)算如圖2 所示
Implementations???????????? APEX 20K? LUT????? LSI Gates???? APEX 20K Register? LSI Gates? Total
Simple LCA300K function?? Two input AND gate???? 1??????????? D-Type Flipflop?????? 7???????? 8
Complex LCA300K function?? Four XOR gate????????? 13?????? D-Type Flipflop with???? 8???????? 21
???????????????????????????????????????????????????????? clear, present and clock
????????????????????????????????????????????????????????? enable signal
圖2 一個(gè)LUT＋FF 等效門(mén)數(shù)
即LUT＋FF 等效于8～21 個(gè)門(mén)，上限和下限分別由實(shí)現(xiàn)簡(jiǎn)單函數(shù)、復(fù)雜函數(shù)分別界定。
APEX20K 的等效門(mén)數(shù)也可以根據(jù)經(jīng)驗(yàn)數(shù)據(jù)獲得，把超過(guò)100 個(gè)針對(duì)4 輸入LUT 的設(shè)計(jì)用
FPGA 實(shí)現(xiàn)，同時(shí)用LCA300K gate arrays 和Design Compiler 實(shí)現(xiàn)，比較相同的設(shè)計(jì)FPGA 所
用的LE 數(shù)目和LCA300K 所用的門(mén)數(shù)可知，每個(gè)LE 相當(dāng)于12 個(gè)門(mén)。EP20K1000E 有38400
個(gè)LE，于是相當(dāng)于46 萬(wàn)門(mén)。
2．計(jì)算ESB 的等效門(mén)數(shù)
RAM 中一個(gè)bit 所需要的門(mén)數(shù)與RAM 的體系結(jié)構(gòu)、工藝、廠商等有關(guān)，一般而言，1bit
相當(dāng)于4 個(gè)門(mén)，Altera 也采用這個(gè)標(biāo)準(zhǔn)，這樣可以方便地估計(jì)ESB 等效門(mén)數(shù)。
計(jì)算ESB 等效門(mén)數(shù)也可以采用和LSI LCA300K 比較的方法，即通過(guò)與實(shí)現(xiàn)相同容量RAM 在
LCA300K 所用的門(mén)數(shù)相比較，從而得到ESB 的每一bit 相當(dāng)于多少門(mén)，從而計(jì)算出ESB 的
等效門(mén)數(shù)，參考圖3。
Memory Function????????????????? Gates???????????????????? Gates per Bit
128×8 single-port SRAM????????? 4,620??????????????????????????? 4.5
128×16 single-port SRAM???????? 7,980??????????????????????????? 3.9
128×32 single-port SRAM???????? 14,700?????????????????????????? 3.6
128×16 dual-port SRAM?????????? 8,300??????????????????????????? 4.1
128×32 dual-port SRAM?????????? 14,910?????????????????????????? 63.6
圖3 ESB 的等效門(mén)數(shù)
從上表可見(jiàn)，4gates/bit 是一個(gè)比較合適的估計(jì)，于是EP20K1000E 的ESB 等效門(mén)數(shù)為
160 ESBs X 2,048 bits per ESB X 4 gates per bit = 1,310,720 gates，即約為130 萬(wàn)門(mén)。
總而言之，對(duì)EP20K1000E，LUT+FF 等效門(mén)數(shù)約為46 萬(wàn)（經(jīng)驗(yàn)數(shù)值），ESB 全用作RAM 時(shí)
等效門(mén)數(shù)約為130 萬(wàn)，所以最大系統(tǒng)門(mén)數(shù)為170 萬(wàn)。
結(jié)論：
FPGA 等效門(mén)數(shù)估計(jì)方法可以是把FPGA 資源基本單元（如LUT+FF，ESB）和實(shí)現(xiàn)相同
功能的標(biāo)準(zhǔn)門(mén)陣列相比得到FPGA 基本單元等效的門(mén)數(shù)，然后乘以單元的個(gè)數(shù)得到整個(gè)FPGA
等效門(mén)數(shù)。也可以是實(shí)現(xiàn)很多設(shè)計(jì)，和用標(biāo)準(zhǔn)門(mén)陣列相比，從中統(tǒng)計(jì)出等效門(mén)數(shù)。
FPGA 的等效門(mén)數(shù)估計(jì)一般分為L(zhǎng)UT+FF 和ESB（BRAM）兩部分，LUT＋FF 等效于8～
21 個(gè)門(mén)，典型值為12；ESB 做RAM 使用時(shí)，一般相當(dāng)于4 門(mén)/bit，此時(shí)估計(jì)出的門(mén)數(shù)最多，
如果ESB 做乘積項(xiàng)/LUT 則等效門(mén)數(shù)大大減小，例如對(duì)EP20K1000E，前者為130 萬(wàn)，后者為
2 萬(wàn)。