采用時(shí)序約束完成功能等價(jià)的FPGA和ASIC

　　電子系統(tǒng)設(shè)計(jì)人員使用FPGA來實(shí)現(xiàn)他們的原型開發(fā)，利用器件的可編程能力驗(yàn)證硬件和軟件。一旦設(shè)計(jì)準(zhǔn)備好進(jìn)行量產(chǎn)時(shí)，設(shè)計(jì)人員尋找某類ASIC以達(dá)到功耗、性能和成本目標(biāo)，特別是，能夠提供硬件平臺和工具包的ASIC，支持目前采用了FPGA的設(shè)計(jì)，可以使用相同的I/O、存儲(chǔ)器資源和IP。依據(jù)這些標(biāo)準(zhǔn)，設(shè)計(jì)人員降低了ASIC設(shè)計(jì)出現(xiàn)功能或者時(shí)序錯(cuò)誤的風(fēng)險(xiǎn)。本文討論Altera HardCopy ASIC的發(fā)展、體系結(jié)構(gòu)和功能，它作為封裝和引腳兼容FPGA匹配器件，非常適合實(shí)現(xiàn)設(shè)計(jì)量產(chǎn)。

　　HardCopy體系結(jié)構(gòu)的一個(gè)重要特性是其功耗低于FPGA原型。由于HardCopy ASIC采用了陣列/直接連線體系結(jié)構(gòu)，有效地降低了邏輯實(shí)現(xiàn)所需要的晶體管數(shù)量，因此，功耗要遠(yuǎn)遠(yuǎn)低于LUT/交換架構(gòu)。而且，HardCopy ASIC也不需要FPGA重新編程所使用的大量內(nèi)部配置RAM空間。由于HardCopy ASIC只用于一種功能，基本器件中消耗功率的資源連接至電源分配網(wǎng)絡(luò)，而未使用的器件資源沒有連接到這一網(wǎng)絡(luò)上?？傮w上，HardCopy ASIC功耗比對應(yīng)的FPGA原型低50％。從FPGA原型到HardCopy ASIC實(shí)際降低的功耗取決于使用的邏輯和其他資源之比，例如內(nèi)部存儲(chǔ)器和I/O等，這些資源不會(huì)降低功耗，所占的比例與FPGA原型相同。