基于FPGA的DDS信號發(fā)生器設計方案解析

將虛擬儀器技術同FPGA技術結合，設計了一個頻率可控的DDS任意波形信號發(fā)生器。在闡述直接數(shù)字頻率合成技術的工作原理、電路構成的基礎上，分別介紹了上位機虛擬儀器監(jiān)控面板的功能和結構，以及實現(xiàn)DDS功能的下位機FPGA器件各模塊化電路的作用。經過設計和電路測試，輸出波形達到了技術要求，工作穩(wěn)定可靠。
　　信號發(fā)生器是一種常用的信號源，廣泛應用于通信、測量、科研等現(xiàn)代電子技術領域。信號發(fā)生器的核心技術是頻率合成技術，主要方法有：直接模擬頻率合成、鎖相環(huán)頻率合成（PLL）、直接數(shù)字合成技術（DDS）。DDS是開環(huán)系統(tǒng)，無反饋環(huán)節(jié)，輸出響應速度快，頻率穩(wěn)定度高。因此直接數(shù)字頻率合成技術是目前頻率合成的主要技術之一。文中的主要內容是采用FPGA結合虛擬儀器技術，進行DDS信號發(fā)生器的開發(fā)。
　　1 DDS工作原理
　　圖1是DDS基本結構框圖。以正弦波信號發(fā)生器為例，利用DDS技術可以根據要求產生不同頻率的正弦波。
　　
　　DDS電路主要由相位累加器、相位調制器、正弦ROM查找表、DAC和低通濾波器構成。其中，相位累加器是整個DDS的核心，完成相位累加的功能。下面對相位累加器的輸入即相位增量進行分析。
　　對于正弦信號發(fā)生器，它的輸出可以用下式來描述：Sout=Asinωt=Asin（2πfoutt） （1）
　　其中Sout是指該信號發(fā)生器的輸出信號波形，fout指輸出信號對應的頻率。正弦信號的相位：θ=2πfoutt.在一個clk周期Tclk，相位θ的變化量為：
　　
　　為了用數(shù)字化邏輯實現(xiàn)電路，必須對△θ進行數(shù)字量化，把2π切割成2N份，由此每個clk周期的相位增量△θ用量化值B△θ來表述：
　　
　　其中θk-1指前一個clk周期的相位值。
　　由上面的推導可以看出，只要對相位的量化值進行簡單的累加運算，就可以得到正弦信號的當前相位值，而用于累加的相位增量量化值B△θ（也叫頻率控制字）決定了信號的輸出頻率fout，并呈現(xiàn)簡單的線性關系。直接數(shù)字合成器DDS就是根據上述原理而設計的數(shù)字控制頻率合成器。