如何使用FPGA進行數(shù)據(jù)采集系統(tǒng)電路設(shè)計？工作原理和設(shè)計過程詳細分析

　　本文介紹了基于FPGA的數(shù)據(jù)采集系統(tǒng)電路的工作原理和設(shè)計過程。根據(jù)數(shù)據(jù)采集技術(shù)原理，以Altera公司的EP2C8Q208C8N芯片為核心器件，通過ADC0809采集數(shù)據(jù)，并用DAC0832輸出數(shù)據(jù)，在Quartus II平臺上，通過VHDL語言編程完成數(shù)據(jù)采集系統(tǒng)電路的軟件設(shè)計、編譯、調(diào)試、仿真和下載，再與外圍硬件電路相結(jié)合調(diào)試，最終設(shè)計出數(shù)據(jù)采集系統(tǒng)電路。

　　隨著數(shù)字系統(tǒng)的發(fā)展，廣泛應(yīng)用于各種學(xué)科領(lǐng)域及日常生活，微型計算機就是一個典型的數(shù)學(xué)系統(tǒng)。但是它只能對輸入的數(shù)字信號進行處理，其輸出信號也是數(shù)字信號。而在工業(yè)檢測控制和生活中的許多物理量都是連續(xù)變化的模擬量，如溫度、壓力、流量、速度等，這些模擬量可以通過傳感器或換能器變成與之對應(yīng)的電壓、電流或頻率等電模擬量。為了實現(xiàn)數(shù)字系統(tǒng)對這些電模擬量進行檢測、運算和控制，就需要一個模擬量與數(shù)字量之間的相互轉(zhuǎn)換的過程。即常常需要將模擬量轉(zhuǎn)換成數(shù)字量，簡稱為AD轉(zhuǎn)換，完成這種轉(zhuǎn)換的電路稱為模數(shù)轉(zhuǎn)換器，簡稱ADC。

　　EDA，即電子設(shè)計自動化（Electronic Design Automation）的縮寫。它融合了大規(guī)模集成電路制造急速、ASIC測試和封裝技術(shù)、FPGA/CPLD編程下載技術(shù)、自動測試技術(shù)、計算機輔助設(shè)計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）設(shè)計的設(shè)計概念，為現(xiàn)代電子理論和設(shè)計的實現(xiàn)和發(fā)展提供了可能性［1］。

　　EDA技術(shù)是一種綜合性學(xué)科，打破了軟件和硬件見的壁壘，把計算機的軟件技術(shù)與硬件技術(shù)、設(shè)計效率和產(chǎn)品性能結(jié)合在一起，它代表了電子設(shè)計技術(shù)和應(yīng)用技術(shù)的發(fā)展方向。

　　EDA技術(shù)一般包括以下內(nèi)容：1.大規(guī)?？删幊踢壿嬈骷?；2.硬件描述語言；3.軟件開發(fā)工具；4.實驗開發(fā)系統(tǒng)［2］。

　　FPGA，即現(xiàn)場可編程門陣列（Field－Programmable Gate Array）的縮寫。它是一種集成度較高的器件，屬于復(fù)雜PLD。

　　FPGA具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點，在產(chǎn)品研發(fā)和開發(fā)中具有很大的優(yōu)勢。用FPGA做一些協(xié)議實現(xiàn)和邏輯控制，如果協(xié)議理解錯誤或者邏輯需要更改，不需要動PCB。另外，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。目前FPGA的品種很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。本設(shè)計用的是Altera公司的EP2C8Q208C8N芯片，里面有68416個邏輯單元，并提供了622個可用的輸入/輸出引腳和1.1M比特的嵌入式寄存器。它提高了百分之六十的性能和降低了一半的功耗，而低成本和優(yōu)化特征使它為各種各樣的汽車、消費、通訊、視頻處理、測試與測量、和其他最終市場提供理想的解決方案［3］。

　　誕生于1983年的VHDL，是Very-High-Speed Integrated Circuit Hardware Description Language的簡稱，1987年底，VHDL被作為“IEEE標(biāo)準(zhǔn)1076”發(fā)布。

　　VHDL不僅可以作為系統(tǒng)模擬的建模工具，而且可以作為電路系統(tǒng)的設(shè)計工具，能通過Quartus II把VHDL源碼自動轉(zhuǎn)化為基本邏輯元件連接圖，這極大的推進了電路自動設(shè)計［4］。

　　VHDL能從多個層次對數(shù)字系統(tǒng)進行建模和描述，所以大大簡化了電路設(shè)計的任務(wù)，提高了設(shè)計效率。

　　由Altera提供的FPGA開發(fā)集成環(huán)境―Quartus II，因為其運行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點，迅速占領(lǐng)了市場［5］。

　　Quartus II支持VHDL、Verilog的設(shè)計流程，提供了完整的多平臺設(shè)計環(huán)境，能滿足各種特定設(shè)計的需要，同時，它還具備仿真功能，因此給系統(tǒng)的軟硬件設(shè)計和調(diào)試帶來了很大的便利。

　　系統(tǒng)利用FPGA直接控制ADC0809對模擬信號進行采樣，將轉(zhuǎn)換好的8位二進制數(shù)據(jù)存儲到存儲器中，在完成對模擬信號一個或數(shù)個周期的采樣后，通過DAC0832的輸出端將數(shù)據(jù)讀取出來。