使用FPGA設計的高速圖像預處理系統(tǒng)的詳細過程和資料免費下載

　　介紹了一種用單片FPGA實現(xiàn)的實時、多任務、高速圖像處理系統(tǒng)。該系統(tǒng)承擔著提高信噪比、壓縮數(shù)據(jù)量、Stokes參數(shù)觀測和儀器及觀測模式控制等任務。針對一個星載系統(tǒng)，采用了核心邏輯片內(nèi)冗余、設計了相應的冗余管理線路等可靠性設計技術(shù)，采用了放置片內(nèi)測試和校驗模塊等可測性設計技術(shù)，使系統(tǒng)工作時鐘達40 MHz，圖像處理速率達100 Mbps。

　　圖像處理一般都是用數(shù)字信號處理器（Digital Signal Processor， DSP）來完成的。但采用多DSP或DSP陣列的方法使系統(tǒng)在成本、重量、功耗等方面都會快速升高。近年來采用現(xiàn)場可編程門陣列（Field ProgrammableGate Array，F(xiàn)PGA）或可編程器件（Complex Programmable Logic Device，CPLD）設計邏輯電路已成為了一種趨勢［1， 2］，其原因：1） 集成電路由于集成度IC（Integrated Circuit）的大大提高，可編程器件給用戶提供了豐富的可編程資源；2） 可編程器件開發(fā)系統(tǒng)和仿真手段日臻完美；本文介紹的預處理系統(tǒng)是中科院國家天文臺即將立項的國家重大工程項目——空間太陽望遠鏡（Space Solar Telescope，SST）科學數(shù)據(jù)處理單元（Science DataProcessing Unit，SDPU）的一個子系統(tǒng)［3， 4］。SDPU的功能是對由觀測儀器采集到的科學數(shù)據(jù)進行一系列復雜的圖像處理任務，以滿足天文學者對太陽的分析要求。預處理系統(tǒng)是一個單片的FPGA系統(tǒng)，由于本系統(tǒng)是一個星載系統(tǒng)，除了功能設計外，還采用了可測性設計技術(shù)，設計出了一個高可靠性的系統(tǒng)。