如何使用FPGA設計數(shù)字幅頻均衡功率放大器詳細資料說明

　　本系統(tǒng)是采用FPGA來設計的數(shù)字幅頻均衡功率放大器，主要包括前置放大電路、帶阻衰減網(wǎng)絡、數(shù)字幅頻均衡和音頻功率放大電路四個模塊構(gòu)成。前置電路采用兩級放大電路組成，放大倍數(shù)大于400倍。通過反復調(diào)整帶阻衰減網(wǎng)絡的參數(shù)，使其達到題目的要求。通過MATLAB工具設計出與帶阻衰減網(wǎng)絡相對應的一個帶通FIR濾波器，并根據(jù)返回的系數(shù)將該濾波器在FPGA中實現(xiàn)，最終實現(xiàn)了幅頻均衡。功率放大部分采用“集成運放+MOSFET”的組合模式，設計了一個CLASS-AB功率放大器。為了更好地實現(xiàn)幅頻均衡，本設計采用了分段的方式進行均衡，即通過降采樣的方式降低了濾波器的階數(shù)要求。測試表明，本系統(tǒng)能實現(xiàn)幅頻均衡，滿足系統(tǒng)基本要求和發(fā)揮功能要求。

　　方案一：本題要求的輸入信號頻率在音頻段20Hz～20KHz范圍，經(jīng)帶阻網(wǎng)絡后對信號進行采樣， FFT算法分析信號的頻率成分，然后根據(jù)帶阻網(wǎng)絡的幅頻特性在頻域?qū)Ψl特性進行補償，在頻域進行均衡。然后經(jīng)過IFFT還原為時域信號，其優(yōu)點是可采用DSP處理器完成FFT和IFFT算法，實現(xiàn)方便。缺點是難以兼顧頻率分辨率、頻率分析范圍和分析時間要求，而且DSP成本較高。

　　方案二：帶阻網(wǎng)絡輸出信號經(jīng)采樣后，采用yulewalk函數(shù)設計IIR數(shù)字濾波，在時域進行均衡。根據(jù)yulewalk函數(shù)返回的IIR濾波器系數(shù)，在MATLAB Simulink組件中通過調(diào)用Altera 公司提供的DSP Builder庫來構(gòu)建一個IIR濾波器系統(tǒng)，最后在Quatus II中調(diào)用生成的HDL代碼，將該數(shù)字濾波器配置到FPGA中。該方案的優(yōu)點在于能夠使用較低的階數(shù)而達到理想的幅頻均衡，這不僅降低了系統(tǒng)資源的消耗，而且還降低了工作量。但是IIR濾波器本身存在著非線性相位跟穩(wěn)定性的問題，所以在音頻處理中并不常用。

　　方案三：帶阻網(wǎng)絡輸出信號經(jīng)采樣后，采用fir2（任意濾波器）函數(shù)設計FIR數(shù)字濾波，在時域進行均衡。為了降低FIR濾波器的階數(shù)要求，我們將20?20kHz信號分成兩段均衡，針對這兩個頻率段的信號采用不同的采樣率進行采樣，通過MATLAB工具分別設計出不同采樣率對應的FIR濾波器。最后根據(jù)返回的濾波器系數(shù)，調(diào)用Quatus II中FIR Compiler II IP核設計出兩個并行處理的FIR濾波器，實現(xiàn)幅頻均衡。由于Quatus II中有現(xiàn)成的FIR IP核可以調(diào)用，使用該方案可以大大縮短開發(fā)周期、提高效率，而且FIR濾波器本身具有線性相位跟穩(wěn)定性的優(yōu)點。