電子發(fā)燒友網(wǎng)>電子資料下載>可編程邏輯>FPGA/ASIC>MC Z-dek評(píng)估開發(fā)板的硬件用戶手冊(cè)免費(fèi)下載

MC Z-dek評(píng)估開發(fā)板的硬件用戶手冊(cè)免費(fèi)下載

2474220 2019-02-13 | rar | 1.37 MB | 次下載 | 免費(fèi)

資料介紹

　　MC Z-dek是一款較為經(jīng)濟(jì)的評(píng)估版，可用于絕大多數(shù)板上系統(tǒng)（system on module，SOM）的開發(fā)和驗(yàn)證。本文檔內(nèi)容覆蓋了下述的產(chǎn)品。

　　Z-dek包含1個(gè)Xilinx Zynq XC7Z010-1CLG400C或1個(gè)Zynq XC7Z020-1CLG400C SP SoC。兆宇科技為用戶提供所需的各種溫度和速度等級(jí)器件。

　　Zynq包含一個(gè)堅(jiān)固的PS內(nèi)存接口單元。該內(nèi)存接口單元包含一個(gè)動(dòng)態(tài)內(nèi)存控制器和一個(gè)靜態(tài)內(nèi)存接口模塊。Z-dek通過這兩種先進(jìn)的接口提供兩種不同的可啟動(dòng)的非易失存儲(chǔ)資源。

　　Z-dek包含兩個(gè)Samsung K4B2G1646Q-BCH9 DDR3內(nèi)存部件，從而具備了256M×32位接口總共1GB的內(nèi)存訪問控制。DDR3內(nèi)存通過Zynq AP SoC提供的PS連接到內(nèi)存控制器上。PS合并了兩個(gè)DDR控制器，以及相關(guān)的PHY芯片存儲(chǔ)空間，還包括與他自己專用的一組I/O引腳。DDR3訪問速度最高支持1，066MT/s. Z-dek的DDR3接口使用1.5V SSTL兼容輸入。在Z-dek開始的設(shè)計(jì)中，Zynq不支持1.35V信號(hào)輸出。Samsung K4B2G1646Q-BCH9 DDR3L作為1.35的器件向后兼容1.5V接口。Z-dek發(fā)布時(shí)，Xilinx限制Zynq-7000 的DDR3接口為1.35V。

　　Z-dek使用DDR3終端并將其配置為fly-by routing topology，就像推薦的AR55820.此外，該電路板走線長度相匹配，補(bǔ)償XC7Z010，CLG400內(nèi)部封裝的飛行時(shí)間，以滿足ZYNQ-7000 AP SoC的PCB設(shè)計(jì)和引腳規(guī)劃指南（UG933）中列出的要求。

　　所有的單端信號(hào)傳送用40歐姆的線路阻抗。 DCI電阻（VRP/ VRN），以及差分時(shí)鐘，被設(shè)置為80歐姆。 DDR3-CKE0通過40歐姆到VTT在AR51778描述終止。 DDR3-ODT具有相同的40歐姆到VTT終止。在MicroZed設(shè)計(jì)的時(shí)候，有關(guān)于DDR3-RESET＃是否應(yīng)具有40歐姆到VTT或4.7K歐姆至GND，這就是為什么JT6的目的是在得到這兩種選擇在Xilinx文檔中的差異。賽靈思公司自澄清，4.7K歐姆到GND是正確的配置DDR3-RESET＃。見AR55616。

　　所有的終端信號(hào)由每個(gè)DDR3芯片在ZQ上都有它自己的240Ω下拉電阻。使用中要注意DDR-VREF與DDR-VTT的不同。