如何使用DSP和FPGA架構(gòu)進(jìn)行PMD補(bǔ)償模塊的設(shè)計(jì)

　　為開(kāi)發(fā)實(shí)用的自適應(yīng)偏振模色散（PMD）補(bǔ)償控制模塊，文章提出并實(shí)現(xiàn)了一種采用高性能浮點(diǎn)數(shù)字信號(hào)處理器（DSP）專(zhuān)注于算法處理、以增強(qiáng)型直接內(nèi)存存?。‥DMA）進(jìn)行數(shù)據(jù)傳輸、以現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）進(jìn)行數(shù)據(jù)采集和邏輯控制的新型設(shè)計(jì)方案。詳細(xì)介紹了該模塊的硬件設(shè)計(jì)、工作過(guò)程和軟件設(shè)計(jì)，并對(duì)使用的粒子群優(yōu)化（PSO）算法進(jìn)行了重點(diǎn)闡述。給出了模塊的工作流程圖和算法流程圖。實(shí)驗(yàn)結(jié)果表明，此模塊對(duì)于二階PMD補(bǔ)償效果良好，相對(duì)于以往的補(bǔ)償模塊耗時(shí)更短。

　　目前基于數(shù)字信號(hào)處理器（DSP）的偏振模色散（PMD）償模塊普遍采用“DSP+A／D+D／A”模式，模／數(shù)（A／D）轉(zhuǎn)換和數(shù)／模（D／A）轉(zhuǎn)換芯片開(kāi)始工作時(shí)需要DSP發(fā)出大量指令（以一次二階PMD補(bǔ)償循環(huán)為例，DSP一共需要發(fā)出3 966條指令控制A／D和D／A轉(zhuǎn)換），且DSP直接利用中央處理器（CPU）和數(shù)據(jù)總線讀取轉(zhuǎn)換數(shù)據(jù)，大量消耗了CPU的時(shí)鐘周期，算法處理只能在數(shù)據(jù)傳輸完畢后進(jìn)行，加上DSP的工作頻率較低，這種補(bǔ)償模式使DSP的高速計(jì)算性能難以發(fā)揮，總補(bǔ)償耗時(shí)在750 ms左右，不能滿足實(shí)時(shí)性業(yè)務(wù)的要求。為使DSP從大量控制和等待指令中解脫出來(lái)，專(zhuān)注于算法處理，減小補(bǔ)償耗時(shí)，本文提出并實(shí)現(xiàn)了一種使用高性能浮點(diǎn)DSP作為算法處理、以增強(qiáng)型直接內(nèi)存存?。‥DMA）技術(shù)進(jìn)行數(shù)據(jù)傳輸、以現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）控制A／D和D／A轉(zhuǎn)換芯片進(jìn)行數(shù)據(jù)采集與邏輯控制的自適應(yīng)PMD補(bǔ)償模塊設(shè)計(jì)方案，并且進(jìn)行了實(shí)驗(yàn)驗(yàn)證。