Xilinx UltraScale FPGA架構(gòu)的詳細(xì)資料說明

　　隨著密度和容量不斷增大，器件一代比一代復(fù)雜，永無止境。 因此，設(shè)計人員也不能松懈，必須在同類競爭品成功上市之前讓自己的產(chǎn)品實(shí)現(xiàn)量產(chǎn)。

　　賽靈思UltraScale架構(gòu)在現(xiàn)有架構(gòu)基礎(chǔ)上新增了眾多技術(shù)創(chuàng)新，提供的器件甚至可超越新一代應(yīng)用對性能、利用和容量的需求。UltraScale 器件同時提供架構(gòu)移植和封裝引腳移植，使用戶能夠構(gòu)建出多種不同的系統(tǒng)變體，同時最大化設(shè)計重用并最大限度地減少了PCB重建工作。

　　許多新一代市場和應(yīng)用對系統(tǒng)帶寬和處理功能需求大幅增加。無論是有線/無線通信、視頻，還是圖像處理應(yīng)用，不斷提高的數(shù)據(jù)吞吐量需求都會導(dǎo)致同樣的結(jié)果，那就是流量和對各種系統(tǒng)組件的需求都在增加。更多數(shù)據(jù)通過并行和串行I/O 到達(dá)片上，數(shù)據(jù)在邏輯和DSP中進(jìn)行處理之前必須再次通過并行I/O接口以DDR存儲器形式緩存，同時通過串行I/O接口以串行存儲器形式緩存，最后數(shù)據(jù)通過并行和串行I/O傳回它的下一個目標(biāo)端。

　　由于一系列原因，系統(tǒng)處理要求正變得越來越復(fù)雜；以更高數(shù)據(jù)速率傳輸更大數(shù)據(jù)包需要以更高頻率運(yùn)行的更寬并行數(shù)據(jù)總線。為了更有效地處理數(shù)據(jù)，通常需要在單個器件上構(gòu)建一個完整的系統(tǒng)。這樣避免了與在兩個FPGA之間發(fā)送大量數(shù)據(jù)相關(guān)的時延和功耗問題，但這會要求單個器件具有更高的密度和容量。隨著這些大容量FPGA的大量使用，必須保持以最可能高的性能運(yùn)行，即便在超高利用率情況下，也可避免性能下降。

　　為了在高度競爭的市場上控制工程成本，盡可能通過設(shè)計重用構(gòu)建出多種不同的系統(tǒng)，這種做法越來越受到設(shè)計人員的青睞。一個器件可以改變用途，以滿足中、低、高三類不同應(yīng)用需求，然而更可能更經(jīng)濟(jì)高效的做法是平臺的不同版本采用不同的器件。