如何使用智能函數(shù)發(fā)生器進行VHDL的設(shè)計與仿真

　　以函數(shù)信號發(fā)生器的功能為設(shè)計對象，運用EDA技術(shù)的設(shè)計方法，進行各種波形的輸入設(shè)計、設(shè)計處理，項目校驗和器件編程。在VHDL語言的編寫中按照行為描述，寄存器傳輸描述，實現(xiàn)了兒種波形的軟件設(shè)計和具體邏輯元件結(jié)構(gòu)的硬件映射。結(jié)合FPGA/ CPLD的開發(fā)集成環(huán)境，產(chǎn)生了函數(shù)信號發(fā)生器的各種信號，同時完成了行為仿真、時序和功能仿真，給出了在GW48. CK型實驗開發(fā)系統(tǒng)上實現(xiàn)的正弦波形仿真結(jié)果。實驗表明采用該方法能生成鋸齒波、三角波、階梯波、正弦波等波形，實現(xiàn)了信號發(fā)生器的功能，說明該設(shè)計是行之有效的。信號發(fā)生器功能設(shè)計的方法可以推廣到其它電子系統(tǒng)的設(shè)計中。

　　在科學(xué)研究、工程教育及生產(chǎn)實踐中，常常需要用到信號發(fā)生器。而信號發(fā)生器的主要功能是為各種場合產(chǎn)生所需的信號波形。

　　長期使用的信號發(fā)生器，大部分是由- -些電子元器件組成的模擬電路構(gòu)成的，這類儀器作為信號源，頻率可達上百MHz，但是其體積大，損耗也大”。EDA技術(shù)是現(xiàn)代電子信息工程領(lǐng)域的一門新技術(shù)，它是在先進的計算機工作平臺，上開發(fā)出來的一整套電子系統(tǒng)設(shè)計的軟硬件工具，它提供了先進的電子系統(tǒng)設(shè)計方法。隨著EDA技術(shù)的不斷發(fā)展，當大規(guī)?？删幊踢壿嬈骷﨔PGA和CPLD出現(xiàn)，并有了相應(yīng)的EDA設(shè)計工具之后，其含義就不僅局限在當初的電路版圖的設(shè)計自動化概念上，而當今的EDA技術(shù)更多的是指芯片內(nèi)的電子系統(tǒng)設(shè)計自動化2。硬件描述語言的發(fā)展至今已有幾十年的歷史，并已成功地應(yīng)用到系統(tǒng)的仿真、驗證和設(shè)計綜合等方面 。

　　利用EDA技術(shù)對FPGA/ CPLD的開發(fā)，通常是借助軟件方式的硬件系統(tǒng)開發(fā)。本文以函數(shù)信號發(fā)生器產(chǎn)生波形的功能為設(shè)計對象，闡述了EDA技術(shù)的設(shè)計方法，使用EDA設(shè)計工具對函數(shù)信號發(fā)生器產(chǎn)生的波形按照設(shè)計流程進行幾個層次設(shè)計的過程，具體結(jié)合FPGA/ CPLD的開發(fā)集成環(huán)境MAX+ PLUS II軟件平臺和V HDL語言及GW48. CK型實驗開發(fā)系統(tǒng)實驗裝置。上配置的編程工具和仿真工具，設(shè)計出智能函數(shù)信號發(fā)生器的各種波形，完成了函數(shù)信號發(fā)生器功能軟件方式的硬件實現(xiàn)過程，， 并進行功能、時序及硬件仿真，給出了仿真的結(jié)果。