使用FPGA設計數字幅頻均衡功率放大器的論文免費下載

　　本系統(tǒng)采用FPGA作為數據處理和控制核心，將設計任務劃分為前置放大電路設計、功率放大電路設計、數字幅頻均衡電路設計、數字處理算法設計。并認真設計硬軟件，同時精心設計了FIR處理，以實現對幅頻特性的均衡；采取OCL電路實現了低頻功率放大設計；為了實現對通頻帶的精確定位，選用Butterworth濾波器，精確確定系統(tǒng)的頻帶。本系統(tǒng)較好的完成了基本部分和發(fā)揮部分的要求。

　　仔細分析題目要求，以實現對設定的帶阻網絡帶來的幅頻特性變化進行數字幅頻均衡，是本題的最大難點，也是設計的重點之一。同時供分立元件組成的功率放大器對8Ω負載提供的10W的功率輸出也是設計的重點。對此，我們考慮了以下幾種方案：

　　（1）核心芯片和算法的確定：

　　方案一：純單片機方式。由單片機來完成信號調理、采集和信號處理等底層的核心計算。

　　方案二：純 FPGA 方式。即完全來完成采集和信號處理等底層的核心計算。

　　方案二的最大優(yōu)點是 FPGA 來完成采集和信號處理等底層的核心計算，使得編程簡化，仿真效果明顯，更容易實現題設要求。并同時精心設計了FIR 處理，以實現對幅頻特性的均衡。

　?。?）低頻功率放大設計：

　　方案一：采取 OCL 電路。

　　方案一：采取 OC 電路。

　　低頻功率放大器要求使用大功率 MOS 晶體管作為末級放大，而且要求提供10W的功率，這就要求在8Ohm 的電阻下能提供9V 左右的電壓，峰峰值應在12 伏以上。這就要求有2~3 級的放大電路才能組成這個放大電路。又因為通頻帶控制在一個確定的值，故采用有源帶通濾波器以實現要求。為滿足偶和要求，CL 要遠大于1/WR 的值，又1/wr=397.89uf，這樣C 的值會非常大，不好選擇，故最終采取OCL 電路。綜合考慮，我們選擇了方案一，并精心設計了實現電路，最終很好的完成了題目的要求。