設(shè)計(jì)一個(gè)簡(jiǎn)易數(shù)字頻率計(jì)的詳細(xì)資料說(shuō)明

　　在數(shù)字電路中，數(shù)字頻率計(jì)屬于時(shí)序電路，它主要由具有記憶功能的觸發(fā)器構(gòu)成。在計(jì)算機(jī)及各種數(shù)字儀表中，都得到了廣泛的應(yīng)用。在電子技術(shù)中，頻率是最基本的參數(shù)之一，并且與許多電參量的測(cè)量方案、測(cè)量結(jié)果都有十分密切的關(guān)系，因此頻率的測(cè)量就顯得更為重要。測(cè)量頻率的方法有多種，其中數(shù)字計(jì)數(shù)器測(cè)量頻率具有精度高、使用方便、測(cè)量迅速，以及便于實(shí)現(xiàn)測(cè)量過(guò)程自動(dòng)化等優(yōu)點(diǎn)，是頻率測(cè)量的重要手段之一。頻率計(jì)是數(shù)字電路中的一個(gè)典型應(yīng)用，是計(jì)算機(jī)、通訊設(shè)備、音頻視頻等科研生產(chǎn)領(lǐng)域不可缺少的測(cè)量?jī)x器，頻率測(cè)量在科技研究和實(shí)際應(yīng)用中的作用日益重要。數(shù)字頻率計(jì)是數(shù)字電路中的一個(gè)典型應(yīng)用，實(shí)際的硬件設(shè)計(jì)用到的器件較多，連線比較復(fù)雜，而且會(huì)產(chǎn)生比較大的延時(shí)，造成測(cè)量誤差、可靠性差。隨著復(fù)雜可編程邏輯器件（CPLD）的廣泛應(yīng)用，以EDA工具作為開發(fā)手段，運(yùn)用VHDL語(yǔ)言。將使整個(gè)系統(tǒng)大大簡(jiǎn)化。提高整體的性能和可靠性。

　　在這次實(shí)驗(yàn)中，我們?cè)O(shè)計(jì)的數(shù)字頻率計(jì)主要包括以下部分：A\D模塊、比較模塊、顯示模塊、占空比模塊、

　　A/D模塊：用Verilog語(yǔ)言編寫的代碼控制芯片，使被測(cè)的模擬信號(hào)經(jīng)過(guò)該模塊轉(zhuǎn)化為數(shù)字信號(hào)

　　比較模塊：比較模塊的輸入信號(hào)是經(jīng)過(guò)數(shù)字化的被測(cè)信號(hào)。比較模塊的作用就是將輸入的信號(hào)轉(zhuǎn)化為誤差較小的高低電平，形成脈沖信號(hào)。原理就是在設(shè)置一個(gè)閾值，當(dāng)輸入的信號(hào)高于這個(gè)閾值時(shí)輸出高電平，當(dāng)輸入的信號(hào)低于閾值時(shí)輸出低電平。這樣就可以把被測(cè)的信號(hào)轉(zhuǎn)化為脈沖信號(hào)，然后送入頻率計(jì)算電路就能方便地計(jì)算出被測(cè)信號(hào)的頻率。閾值的設(shè)置與被測(cè)信號(hào)的幅度有關(guān)，顯示模塊

　　占空比模塊：占空比計(jì)算模塊是用來(lái)計(jì)算被測(cè)信號(hào)為方波時(shí)的占空比。占空比為在一串理想的脈沖周期序列中（如方波），正脈沖的持續(xù)時(shí)間與脈沖總周期的比值。

　　顯示模塊：顯示模塊就是一個(gè)二選一電路，頻率測(cè)量模塊的四個(gè)輸出以及占空比計(jì)算模塊的兩個(gè)輸出都作為選擇顯示模塊的輸入，還有一個(gè)輸入信號(hào)由按鍵控制。用來(lái)控制選擇顯示模塊的輸出是頻率測(cè)量模塊的輸出信號(hào)還是占空比計(jì)算模塊的兩個(gè)輸出。