FPGA的資源類型詳細(xì)資料簡(jiǎn)介

　　結(jié)合Xilinx、Altera 等公司的FPGA 芯片，簡(jiǎn)要羅列一下FPGA 內(nèi)部的資源或?qū)Ｓ媚K，并簡(jiǎn)要說(shuō)明這些資源的一些作用或用途。（至少列出5 項(xiàng)，越多越好）

　　1． 可編程輸入輸出單元（IOB）

　　可編程輸入/輸出單元簡(jiǎn)稱I/O 單元，是芯片與外界電路的接口部分，完成不同電氣特性下對(duì)輸入/輸出信號(hào)的驅(qū)動(dòng)與匹配要求，其示意結(jié)構(gòu)如圖1-2 所示。PGA 內(nèi)的I/O 按組分類，每組都能夠獨(dú)立地支持不同的I/O 標(biāo)準(zhǔn)。通過(guò)軟件的靈活配置，可適配不同的電氣標(biāo)準(zhǔn)與I/O 物理特性，可以調(diào)整驅(qū)動(dòng)電流的大小，可以改變上、下拉電阻。目前，I/O 口的頻率也越來(lái)越高，一些高端的FPGA 通過(guò)DDR 寄存器技術(shù)可以支持高達(dá)2Gbps 的數(shù)據(jù)速率。

　　外部輸入信號(hào)可以通過(guò) IOB 模塊的存儲(chǔ)單元輸入到FPGA 的內(nèi)部，也可以直接輸入FPGA 內(nèi)部。當(dāng)外部輸入信號(hào)經(jīng)過(guò)IOB 模塊的存儲(chǔ)單元輸入到FPGA 內(nèi)部時(shí)，其保持時(shí)間（Hold Time）的要求可以降低，通常默認(rèn)為0。為了便于管理和適應(yīng)多種電器FPGA 的IOB 被劃分為若干個(gè)組（bank），每個(gè)bank 的接口標(biāo)準(zhǔn)由其接口電壓VCCO 決定，一個(gè)bank 只能有一種VCCO，但不同bank 的VCCO 可以不同。只有相同電氣標(biāo)準(zhǔn)的端口才能連接在一起，VCCO 電壓相同是接口標(biāo)準(zhǔn)的基本條件。

?

　　2． 可配置邏輯塊（CLB）

　　CLB是FPGA（xilinx）內(nèi)的基本邏輯單元，CLB的實(shí)際數(shù)量和特性會(huì)因?yàn)槠骷牟煌煌?，但是每個(gè)CLB都包含一個(gè)可配置開(kāi)關(guān)矩陣，此矩陣由4或6個(gè)輸入、一些選型電路（MUX）和觸發(fā)器組成。開(kāi)關(guān)矩陣是高度靈活的，可以對(duì)其進(jìn)行配置以組成組合邏輯、移位寄存器或RAM。

　　在Xilinx公司的FPGA器件中，CLB有多個(gè)相同的Slice和附加邏輯組成，每個(gè)CLB模塊不僅可以用于實(shí)現(xiàn)組合邏輯、時(shí)序邏輯，還可以配置為分布式RAM和分布式ROM。而在ALTERA公司的FPGA器件中LE（logic elements）是描述內(nèi)部邏輯的基本單元，比如cyclone IV 系列的LE由一個(gè)4輸入LUT+FF構(gòu)成。

　　Slice是Xilinx公司定義的基本邏輯單位，一個(gè)Slice由兩個(gè)4輸入的函數(shù)發(fā)生器（LUT）、進(jìn)位邏輯、算數(shù)邏輯、存儲(chǔ)邏輯和函數(shù)復(fù)用器組成。

　　而在ALTERA公司的FPGA器件中LE（logic elements）賽靈思 LC 是描述內(nèi)部邏輯的基本單元，比如cyclone IV 系列的LE由一個(gè)4輸入LUT+FF構(gòu)成。

　　3． 數(shù)字時(shí)鐘管理模塊（DCM）

　　業(yè)內(nèi)大多數(shù) FPGA 均提供數(shù)字時(shí)鐘管理（Xilinx 的全部FPGA 均具有這種特性）。Xilinx 推出最先進(jìn)的FPGA 提供數(shù)字時(shí)鐘管理和相位環(huán)路鎖定。相位環(huán)鎖定能夠提供精確的時(shí)鐘綜合，且能夠降低抖動(dòng)，并實(shí)現(xiàn)過(guò)濾功能。

　　4． 嵌入式塊 RAM（BRAM）

　　大多數(shù) FPGA 都具有內(nèi)嵌的塊RAM，這大大拓展了FPGA 的應(yīng)用范圍和靈活性。塊RAM 可被配置為單端口RAM、雙端口RAM、內(nèi)容地址存儲(chǔ)器（CAM）以及FIFO 等常用存儲(chǔ)結(jié)構(gòu)。可以根據(jù)需要改變其位寬和深度，但要滿足兩個(gè)原則：首先，修改后的容量（位寬深度）不能大于 18k 比特；其次，位寬最大不能超過(guò)36 比特。當(dāng)然，可以將多片塊RAM 級(jí)聯(lián)起來(lái)形成更大的RAM，此時(shí)只受限于芯片內(nèi)塊RAM 的數(shù)量，而不再受上面兩條原則約束。

　　FPGA芯片內(nèi)有兩種存儲(chǔ)器資源：一種叫block ram，另一種是由LUT配置成的內(nèi)部存儲(chǔ)器（也就是分布式ram）。Block ram由一定數(shù)量固定大小的存儲(chǔ)塊構(gòu)成的，使用BLOCK RAM資源不占用額外的邏輯資源，并且速度快。但是使用的時(shí)候消耗的BLOCK RAM資源是其塊大小的整數(shù)倍。