加法器結(jié)構(gòu)和硬件乘法器的基礎(chǔ)使用工程文件免費(fèi)下載

　　64位乘法器設(shè)計(jì)實(shí)驗(yàn)是我在科大的第一個(gè)課程設(shè)計(jì)，verilog程序的熟練掌握對(duì)于微電子專業(yè)的學(xué)生來(lái)講是非常必要的，對(duì)于此次設(shè)計(jì)我也花費(fèi)了很長(zhǎng)時(shí)間。

　　本設(shè)計(jì)分為3個(gè)部分，即控制和（1）狀態(tài)選擇部分，（2）乘法器部分，（3）加法器部分。 以下我將按此順序進(jìn)行說(shuō)明。需要指出的是，在實(shí)際設(shè)計(jì)中的順序恰好是顛倒的，這與設(shè)計(jì)思路有關(guān)，在剛開(kāi)始的時(shí)候由于對(duì)整體沒(méi)有一個(gè)很好的把握就先選擇最簡(jiǎn)單的一部分幾加法器開(kāi)始入手，然后就是乘法器，最后作樂(lè)一個(gè)狀態(tài)控制電路將兩部分聯(lián)系起來(lái)。

　　狀態(tài)選擇部分設(shè)計(jì)：

　　本電路狀態(tài)選擇部分設(shè)計(jì)比較簡(jiǎn)單，只有一個(gè)控制信號(hào)sel來(lái)控制電路的工作狀態(tài)，我選定的狀態(tài)是：sel為00的時(shí)候做加法，sel為01時(shí)做減法，sel為10時(shí)做乘法。從節(jié)省功耗的角度出發(fā)，當(dāng)電路處于加法狀態(tài)的時(shí)候，乘法器最好是能夠不工作，反之也一樣在乘法器工作時(shí)要求加法器也處于不工作狀態(tài)。我在設(shè)計(jì)中在兩個(gè)電路塊的輸入上都加了一個(gè)二選一開(kāi)關(guān)，使不處于工作狀態(tài)的電路塊的輸入始終為0，可是使電路減少由動(dòng)態(tài)翻轉(zhuǎn)產(chǎn)生的功耗。

　　加法器的設(shè)計(jì)：

　　為了能更好地掌握加法器的設(shè)計(jì)過(guò)程，本部分采用門(mén)級(jí)描述語(yǔ)言，本加法器采用流水線的設(shè)計(jì)方案。實(shí)際上該部分是不需要流水，因?yàn)槌朔ㄆ魇潜倦娐返年P(guān)鍵路徑，即使乘法器采用流水線的設(shè)計(jì)方案延遲也肯定比加法器要大。為了能夠掌握流水線設(shè)計(jì)，加法器也采用了流水線來(lái)實(shí)現(xiàn)。加法器的整體結(jié)構(gòu)見(jiàn)附圖（1），有超前進(jìn)位產(chǎn)生電路，和超前進(jìn)位電路來(lái)實(shí)現(xiàn)。

　　超前進(jìn)位產(chǎn)生電路是對(duì)兩個(gè)64位輸入按位進(jìn)行異或和與從而產(chǎn)生超前進(jìn)位電路的輸入信號(hào)P，Q。 教材上在此處也產(chǎn)生了部分和結(jié)果S，但我認(rèn)為在此處產(chǎn)生結(jié)果不妥，因?yàn)橐a(chǎn)生部分和結(jié)果必須有上一級(jí)的進(jìn)位信號(hào)，對(duì)于本加法器進(jìn)位信號(hào)將在下一步才產(chǎn)生。所以我將作后結(jié)果的產(chǎn)生放在了最后一拍來(lái)完成將P與產(chǎn)生的進(jìn)位信號(hào)按位異或即可得到最后結(jié)果。但要注意P與進(jìn)位信號(hào)CP產(chǎn)生的時(shí)間是不一致的，所以P信號(hào)要送到寄存器中等待一拍。以與CP信號(hào)保持時(shí)序上的一致。

　　毋庸置疑64位加法器的設(shè)計(jì)肯定要采用超前進(jìn)位電路來(lái)實(shí)現(xiàn)?？紤]到一般的與門(mén)或或門(mén)的扇入不大于4的原則，我對(duì)超前進(jìn)位電路采取每4組一個(gè)超前進(jìn)位塊，同時(shí)分層超前進(jìn)位來(lái)實(shí)現(xiàn)。這樣做的好處是能降低每個(gè)超前進(jìn)位塊的設(shè)計(jì)復(fù)雜程度，實(shí)現(xiàn)電路在性能和復(fù)雜性之間的一個(gè)優(yōu)化。電路超前進(jìn)位部分的總體結(jié)構(gòu)見(jiàn)附圖（2）。超前進(jìn)位按設(shè)計(jì)要求是產(chǎn)生除最高進(jìn)位之外的所有進(jìn)位信號(hào)。同時(shí)最高位的進(jìn)位信號(hào)是由一個(gè)額外的組合電路來(lái)實(shí)現(xiàn)。

　　CP［63］=G［63］|（P［63］ & G［62］）|（P［63］ & P［62］ & G［61］）|（P［63］&P［62］&P［61］&G［60］）|（P［63］&P［62］&P［61］&P［60］&G［59］）;

　　在所有進(jìn)位信號(hào)產(chǎn)生之后加法器的輸出就是：

　　sum［64:0］《={CP［63］，（P_sec［63:0］^{CP［62:0］，sel［0］}）};

　　sel［0］下面將對(duì)此做出解釋。我設(shè)定sel信號(hào)為01時(shí)做減法，sel為00時(shí)做加法。減法電路設(shè)計(jì)比較簡(jiǎn)單只要在sel為0是將輸入信號(hào)Y取反再加1即可。為了減法不增加額外的開(kāi)銷，我將sel［0］作為加法器的最低位進(jìn)位信號(hào)，這樣就可以解決加1的問(wèn)題。需要注意的是減法器的最高位不是進(jìn)位信號(hào)，而是借位信號(hào)。為1表明輸入X小于Y。