基于VHDL語言的漢明碼編譯碼的設(shè)計

　　VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language，誕生于1982年。1987年底，VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。自IEEE-1076（簡稱87版）之后，各EDA公司相繼推出自己的VHDL設(shè)計環(huán)境，或宣布自己的設(shè)計工具可以和VHDL接口。1993年，IEEE對VHDL進行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴展VHDL的內(nèi)容，公布了新版本的VHDL，即IEEE標(biāo)準(zhǔn)的1076-1993版本，簡稱93版。VHDL和Verilog作為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語言，得到眾多EDA公司支持，在電子工程領(lǐng)域，已成為事實上的通用硬件描述語言。

　　在通信工程中，編解碼器（codec）是用來指進行數(shù)據(jù)轉(zhuǎn)換的集成電路或芯片。編解碼器也是一種算法或?qū)ｉT的計算機程序，它可以減少大文件和程序所占用的字節(jié)數(shù)。

　　在通信工程中，編解碼器（codec）是用來指進行數(shù)據(jù)轉(zhuǎn)換的集成電路或芯片。在這種情況下，它是由編碼器（coder）和譯碼器（decoder）這兩個詞的詞頭組成的縮寫詞。這種類型的編解碼器將模擬數(shù)字轉(zhuǎn)換（analog-to-digital conversion）和數(shù)字模擬轉(zhuǎn)換（digital-to-analog conversion）功能結(jié)合在一個單芯片上。在個人和商用計算應(yīng)用程序上，這種裝置最常用在調(diào)制解調(diào)器上。