USB 3．0中的CRC校驗(yàn)原理及實(shí)現(xiàn)資料下載

1 USB 3．0中的CRC校驗(yàn)USB 3．0協(xié)議規(guī)定了4種類型的包：鏈路管理包(LMP)，傳輸包(TP)，數(shù)據(jù)包(DP)和同步時(shí)間戳包(ITP)。鏈路管理包(LMP)只遍歷直接連接的端口，主要用于管理該連接。傳輸包遍歷主機(jī)和設(shè)備路徑中的所有鏈路，用來控制數(shù)據(jù)包流，配置設(shè)備和集線器等，傳輸包沒有數(shù)據(jù)部分。數(shù)據(jù)包遍歷主機(jī)和設(shè)備路徑中的所有連接。同步時(shí)間戳包是一個(gè)多播數(shù)據(jù)包，由主機(jī)發(fā)送到所有激活的連接。USB對所有傳輸數(shù)據(jù)的保護(hù)采用了CRC校驗(yàn)和數(shù)據(jù)重傳的方式。當(dāng)通過檢錯碼判斷錯數(shù)據(jù)包錯誤時(shí)，發(fā)送端通過重發(fā)來達(dá)到糾錯的目的。 USB 3．0數(shù)據(jù)包由數(shù)據(jù)包頭(DPH)和數(shù)據(jù)包有效載荷(DPP)兩部分組成，DPH類似于一個(gè)傳輸包，DPP中有一個(gè)32位CRC(CRC-32)，可以確保數(shù)據(jù)的完整性。數(shù)據(jù)包以16 B的數(shù)據(jù)包頭開始(有的包只有包頭沒有數(shù)據(jù)部分)，包頭含了如何處理該包的信息。一個(gè)完整的USB 3．0數(shù)據(jù)包的格式如圖1所示。在數(shù)據(jù)包頭(DPH)中，有一個(gè)長度為2字節(jié)16位的CRC校驗(yàn)碼對數(shù)據(jù)包頭的12個(gè)字節(jié)信息進(jìn)行保護(hù)。在數(shù)據(jù)部分(DPP)中，包含最大1 024 B的數(shù)據(jù)，有一個(gè)長度為4 B 32 b的CRC校驗(yàn)碼對數(shù)據(jù)部分進(jìn)行保護(hù)。另外，在數(shù)據(jù)包頭中，有2 B的鏈接控制字(Link Control Word)，其中長度為5位的CRC用來對鏈接控制字中其他的11位信息進(jìn)行保護(hù)，格式如圖2所示。在USB 3．0協(xié)議中，CRC校驗(yàn)有以下特點(diǎn)：(1)在發(fā)送端，CRC校驗(yàn)在初始狀態(tài)時(shí)將余數(shù)寄存器的值置為全1，如果沒有這樣的預(yù)設(shè)置，就不能正確地保護(hù)數(shù)據(jù)包開始為0的數(shù)據(jù)位。在接收端，也同樣將移位寄存器預(yù)設(shè)為全1狀態(tài)，以保證接收到的被除數(shù)加上一個(gè)相同的常數(shù)，如果數(shù)據(jù)傳輸無誤，則余數(shù)產(chǎn)生器應(yīng)該得到相同的余數(shù)。(2)采用了3種類型的CRC校驗(yàn)：5位、16位和32位CRC校驗(yàn)。5位CRC校驗(yàn)采用的生成多項(xiàng)式為；G(X)=X5+X2+1，如果準(zhǔn)確無誤地接收到數(shù)據(jù)，接收端的5位余數(shù)應(yīng)該是01100；16位CRC校驗(yàn)采用的生成多項(xiàng)式為：G(X)=X16+X15+X2+1，接收端的16位余數(shù)應(yīng)該是10000000000001101；32位CRC校驗(yàn)采用的生成多項(xiàng)式為：G(X)=X26+X23+X22+X16+X12+X11+X10+X8+X7汁X5+X4+X2+X1+1，接收端中的32位余數(shù)應(yīng)該是32’HC704DD 7B。(3)發(fā)送端對輸入的數(shù)據(jù)作除法運(yùn)算后，將所得到的余數(shù)按位取反，取反后的余數(shù)放在待發(fā)送數(shù)據(jù)的高位，組成了新的數(shù)據(jù)流。接收端CRC校驗(yàn)采用與CRC產(chǎn)生相同的算法來實(shí)現(xiàn)，只是作為輸入數(shù)據(jù)的是原始的被除數(shù)數(shù)據(jù)和對應(yīng)的CRC校驗(yàn)碼組成的新數(shù)據(jù)流。如果接收端的余數(shù)與(2)的要求一致，則說明接收端準(zhǔn)確無誤地接收到了數(shù)據(jù)。2 并行CRC校驗(yàn)的設(shè)計(jì)在USB 3．0協(xié)議中，數(shù)據(jù)最高傳輸速率高達(dá)5 Gb／s，串行方法無法滿足實(shí)時(shí)性要求。本文中，CRC校驗(yàn)采用的是并行設(shè)計(jì)方法。在USB 3．0協(xié)議中，數(shù)據(jù)收發(fā)是以字節(jié)為單位來傳輸?shù)?，所以在發(fā)送端和接收端可以通過一個(gè)8位移位寄存器將串行數(shù)據(jù)轉(zhuǎn)換成字節(jié)表示形式，然后再對數(shù)據(jù)進(jìn)行并行的CRC碼產(chǎn)生和校驗(yàn)。以鏈接控制字中的5位CRC為例，發(fā)送端并行CRC產(chǎn)生的設(shè)計(jì)結(jié)構(gòu)如圖3所示。計(jì)數(shù)器用于產(chǎn)生標(biāo)志信號，計(jì)數(shù)值為8時(shí)串并轉(zhuǎn)換結(jié)束。數(shù)據(jù)暫存寄存器獲取字節(jié)數(shù)據(jù)，經(jīng)組合邏輯計(jì)算后產(chǎn)生新的校驗(yàn)寄存器值。并行CRC5的余數(shù)多項(xiàng)式表達(dá)式如下：在接收端，按照和發(fā)送端同樣的電路，對發(fā)送端產(chǎn)生的CRC校驗(yàn)碼和輸入的數(shù)據(jù)一并進(jìn)行CRC校驗(yàn)，如果接收端成功接收，最后得到的CRC校驗(yàn)碼為常數(shù)(01100)。3 仿真結(jié)果發(fā)送端和接收端的并行CRC產(chǎn)生和校驗(yàn)設(shè)計(jì)用Verilog HDL實(shí)現(xiàn)，用ModelSim工具進(jìn)行仿真，發(fā)送端并行CRC產(chǎn)生和接收端CRC校驗(yàn)的仿真波形分別如圖4和圖5所示。在發(fā)送端，每輸入8個(gè)數(shù)進(jìn)行一個(gè)并行的CRC5計(jì)算，crc_d寄存器的值隨發(fā)送的數(shù)不斷更新，直到最后產(chǎn)生一個(gè)余數(shù)，在接收端將該余數(shù)和發(fā)送端的數(shù)一并進(jìn)行CRC5校驗(yàn)，最后CRC得到一個(gè)常數(shù)值01100。4 結(jié)語雖然并行方法在電路規(guī)模上比申行算法大，但是能夠在單位時(shí)間內(nèi)完成更多位數(shù)據(jù)的校驗(yàn)，可以有效降低電路的工作頻率，硬件實(shí)現(xiàn)也較容易。USB 3．0數(shù)據(jù)的最高傳輸速率高達(dá)5 Gb／s，采用并行CRC校驗(yàn)設(shè)計(jì)完成USB 3．0數(shù)據(jù)傳輸中CRC碼的產(chǎn)生和校驗(yàn)?？墒垢咚賃SB串行接口引擎電路方便地與UTMI接口。(mbbeetchina)