超高速轉(zhuǎn)換器ADC08xxxx系列的校準(zhǔn)

1.0 引言
千兆采樣速率ADC的A D C 0 8 x x x x 系列（ 例如ADC08D1500）內(nèi)部集成了精密的自校準(zhǔn)電路。這種特性是此款器件在寬溫度范圍內(nèi)顯著性能中的重要部分。本文旨在為系統(tǒng)設(shè)計師全面描述如何充分利用這種特性。器件的數(shù)據(jù)手冊包含了自校準(zhǔn)在不同方面的詳細(xì)內(nèi)容，所以用戶也可參閱數(shù)據(jù)手冊。
2.0 自校準(zhǔn)方案
由于校準(zhǔn)對于表述的性能非常重要，因而在每次上電開始器件要執(zhí)行自校準(zhǔn)。此外，在需要的情況下還允許用戶可通過手動命令來執(zhí)行器件的自校準(zhǔn)。一般僅當(dāng)系統(tǒng)溫度的變化已超出系統(tǒng)設(shè)計確立的閾值時才會執(zhí)行這項操作。因為最終還是器件本身的溫度對其性能造成影響，用戶可將芯片上的二極管連到一個外置溫度傳感器，從而能監(jiān)控器件溫度。美國國家半導(dǎo)體推薦LM95221（或其它類似產(chǎn)品）溫度傳感器來實現(xiàn)這項功能。
無論是根據(jù)上電抑或是根據(jù)指令，校準(zhǔn)程序約需1-2毫秒時間，具體取決于時鐘頻率和特定的器件（參考器件的數(shù)據(jù)手冊和在本文中提到的所有其它參數(shù)）。此外，僅在上電
時，器件會在啟動自校準(zhǔn)程序之前插入較長的時延。用戶選擇的這種延遲可相對較短（幾十毫秒）或相對較長（幾秒）。這種延遲的目的是允許電源和其它的變量保持
穩(wěn)定。注意，當(dāng)器件配置為擴(kuò)展控制的工作模式時無法提供較長的時延（例如，通過串行接口配置）。CalRun引腳總是指示器件是否處于自校準(zhǔn)模式或正常工作模式。
3.0 實施自校準(zhǔn)
首先需要確認(rèn)的是自校準(zhǔn)是器件“正?！惫ぷ鞯慕M成部分。正因為此，在校準(zhǔn)期間，器件的工作條件應(yīng)盡量與“正?！毕到y(tǒng)條件相近并同樣穩(wěn)定。這意味著電源、溫度和所有的輸入值都必須在數(shù)據(jù)手冊的“工作額定值”中標(biāo)明的工作條件范圍內(nèi)，且保持穩(wěn)定。
其次，為了得到較高的校準(zhǔn)精度，操作條件必須盡量接近其工作條件。為了讓這些條件保持穩(wěn)定，有必要維持特定量的時延。系統(tǒng)工程師必須決定其系統(tǒng)所需的時延，其變化
范圍可從大約1-2秒變化至幾十秒。如第二章中所述，器件具有內(nèi)置校準(zhǔn)時延的特性。如果需要更長的時延，采用CAL輸入引腳可進(jìn)一步延遲校準(zhǔn)周期的啟動。具體實現(xiàn)的方法是，用戶在上電期間將CAL引腳保持為高電平，并且按照時延的需要維持足夠長的時間。器件保持等待狀態(tài)，直到啟動上電校準(zhǔn)周期之前，CAL引腳會被周期性地從低電平加到高電平。在數(shù)據(jù)手冊的交流電氣特性表中可查閱CAL輸入的“低—高周期”時序要求。除了抑制校準(zhǔn)產(chǎn)生之外，這種方案不會干擾器件的其它特性。盡管用CAL輸入并以這種方式實現(xiàn)延遲，我們?nèi)詰?yīng)考慮，在得到合適的性能之前必須要作上電校準(zhǔn)。
除了期望環(huán)境條件（電源和溫度）保持穩(wěn)定之外，器件的其它工作條件也需要保存恒定，以獲得最精確的校準(zhǔn)。這里提供了一些具體要求：
? 時鐘輸入必須保持穩(wěn)定（這包括不執(zhí)行DCLK_RST）;
? 模擬輸入必須在其有效的范圍內(nèi)，但是頻率并不重要－包括直流;
? 當(dāng)執(zhí)行校準(zhǔn)時，禁止干擾控制和配置設(shè)定;
? 對于ADC08D500/1000/1500和ADC08500/1000/1500系列器件，器件必須處于正常模式（非DES模式）。在新推出的ADC08D1020/1520和ADC083000/B3000器件上，則不存在這樣的限制;
? 盡管SCLK可被激活，但禁止訪問控制寄存器;
? 當(dāng)啟動校準(zhǔn)時器件不應(yīng)處于關(guān)機(jī)模式，在校準(zhǔn)時也禁止進(jìn)入關(guān)機(jī)模式。
* “有效”意味著輸入在工作額定值所規(guī)定的范圍內(nèi)。4.0自校準(zhǔn)期間器件的行為
除了對信號處理路徑產(chǎn)生明顯中斷外，器件在校準(zhǔn)期間還會表現(xiàn)出其它幾種影響。
1. 禁止數(shù)字輸出
2. 該系列的某些器件也會禁止DCLK輸出
器件的DCLK輸出通常僅供數(shù)據(jù)捕捉使用。事實上它是會被中斷的，意味著ASIC/FPGA器件不應(yīng)將其用作時鐘信號，因為其邏輯電平高于捕捉的邏輯電平。然而，在有必要將DCLK信號用作通用時鐘的應(yīng)用中，該系列新推出的器件為用戶提供了在校準(zhǔn)期間保持DCLK運(yùn)行的控制功能。所付出的代價是，如果保持DCLK激活，模擬輸入終接電阻
（Rterm）未被校準(zhǔn)，這樣會得到不太精確的Rterm值。因而，不應(yīng)在上電校準(zhǔn)期間采用這種選項，而是僅適用于上電之后的命令校準(zhǔn)期間。在ADC08D1020/1520和ADC083000/B3000器件上，由擴(kuò)展配置寄存器中的RTD（電阻微調(diào)禁止）位控制是否允許
DCLK在校準(zhǔn)期間被停止。一旦上電，該位的默認(rèn)狀態(tài)就會表現(xiàn)為，停止DCLK，且在校準(zhǔn)過程中對Rterm實施微調(diào)。在上電校準(zhǔn)期間，用戶必須將該位置于默認(rèn)狀態(tài)，并期望在校準(zhǔn)期間將DCLK停止。其后用戶必須將該位清零以便在隨后的命令校準(zhǔn)周期內(nèi)保持DCLK的運(yùn)行狀態(tài)。5.0 性能影響在數(shù)據(jù)手冊中器件的性能是器件經(jīng)過正確校準(zhǔn)的情況下保證的，校準(zhǔn)是在測試期間以規(guī)定的工作條件進(jìn)行。同任何其它電路一起工作時，器件隨著校準(zhǔn)后環(huán)境條件的變化，也表現(xiàn)出不同程度的性能下降。通常在校準(zhǔn)后仍會影響性能的系統(tǒng)參數(shù)是溫度。當(dāng)溫度變化超過一個特定閾值時，應(yīng)執(zhí)行命令自校準(zhǔn)操作。通常這個閾值是系統(tǒng)設(shè)計師在設(shè)計過程中確定下來的。美國國家半導(dǎo)體不保證由于溫度變化而造成未校準(zhǔn)的器件性能下降的數(shù)值。然而，從有限數(shù)據(jù)中得到的下列觀測結(jié)果，會對用戶有些幫助。
1. 在55℃的溫度變化范圍（硅片溫度從+45℃變化至+100℃）內(nèi)，器件的ENOB性能降低0.35位。
2. 在80℃溫度變化范圍（硅片溫度從+20℃變化至+105℃）內(nèi)會產(chǎn)生2%的增益誤差。3. 如果用戶激活DCLK使之在校準(zhǔn)期間運(yùn)行，在要求的上電校準(zhǔn)之后Rterm未經(jīng)過校準(zhǔn)，僅由于溫度的影響，Rterm值在寬達(dá)120℃的溫度變化范圍（硅片溫度從0℃變化至+120℃）內(nèi)預(yù)期變化整體的1%?；谶@組有限的數(shù)據(jù)，觸發(fā)自校準(zhǔn)周期的合理溫度變化閾值將落在20至30℃的最大范圍內(nèi)。
6.0 結(jié)論
自校準(zhǔn)是千兆采樣8位ADC系列的強(qiáng)大特性。其為用戶提供了大量的靈活性，使得這些器件可在寬廣的溫度范圍內(nèi)提供更可靠的性能。