高效率，低電壓轉(zhuǎn)換與單電源供電的LDO穩(wěn)壓器

　　高效率，低電壓轉(zhuǎn)換與單電源供電的LDO穩(wěn)壓器

　　背景

　　低壓降壓調(diào)節(jié)和轉(zhuǎn)換是通過(guò)多種方法實(shí)現(xiàn)的。開(kāi)關(guān)穩(wěn)壓器在很寬的電壓范圍內(nèi)工作效率高，但同時(shí)需要磁性元件和電容器。電荷泵，或開(kāi)關(guān)電容電壓轉(zhuǎn)換器，也可以用來(lái)實(shí)現(xiàn)較低的電壓轉(zhuǎn)換，但在輸出電流能力有限，需要外部電容器的運(yùn)行和穩(wěn)定性?，F(xiàn)代設(shè)計(jì)技術(shù)和晶圓制造過(guò)程現(xiàn)在已經(jīng)啟用的低壓差線性穩(wěn)壓器（LDO）進(jìn)入這個(gè)應(yīng)用空間。然而，直到最近才有一個(gè)快速的瞬態(tài)響應(yīng)，低壓差，低電壓工作（0.6 V輸出），高輸出電流能力和單電源操作。

　　很快，新一代的高電流，低電壓數(shù)字電路如FPGAs、CPU和ASIC設(shè)計(jì)，有嚴(yán)格的要求，電力供應(yīng)的核心和I/O通道。然而，這些數(shù)字集成電路從電源傳輸?shù)慕嵌葋?lái)看是喜怒無(wú)常的。傳統(tǒng)上，高效率的開(kāi)關(guān)調(diào)節(jié)器被用來(lái)驅(qū)動(dòng)這些設(shè)備，但它們可能有潛在的噪聲干擾問(wèn)題，瞬態(tài)響應(yīng)和布局限制。作為一個(gè)結(jié)果，LDO，現(xiàn)在發(fā)現(xiàn)他們的方式為這些應(yīng)用程序和其他低電壓轉(zhuǎn)換系統(tǒng)的替代，但并非沒(méi)有自己的局限性。然而，由于最近的產(chǎn)品創(chuàng)新和功能的增強(qiáng)，這種趨勢(shì)正在發(fā)生變化，最新的作物提供了LDO的很少，如果有的話，性能的權(quán)衡。

　　Fundamental design challenges

　　Plenty of industry standard linear regulators perform low dropout operation with a single voltage supply yet cannot achieve very low voltage conversion （《0.6 V output）。 PMOS LDOs achieve the dropout and run on a single supply but are limited at low input voltages by the pass transistor’s Vgs characteristics. NMOS-based devices offer fast transient response but require two supplies to bias the device. NPN regulators offer a wide input and output voltage range but either require two supply voltages or higher dropout. In contrast， with the proper design architecture， a PNP regulator can achieve low dropout and low voltage conversion with bulletproof protection from a single supply.