基于Cortex-M3+技術(shù)參考手冊(cè)

　　Cortex-M3 是一款低功耗處理器，具有門數(shù)目少，中斷延遲短，調(diào)試成本低的特點(diǎn)，是

　　為要求有快速中斷響應(yīng)能力的深度嵌入式應(yīng)用而設(shè)計(jì)的。該處理器采用 ARMv7-M 架構(gòu)。

　　Cortex-M3 處理器整合了以下組件：

　　z 處理器內(nèi)核。這款門數(shù)目少，中斷延遲短的處理器具備以下特性：

　　— ARMv7-M：Thumb-2 ISA 子集，包含所有基本的 16 位和 32 位 Thumb-2 指令，

　　用于多媒體，SIMD，E（DSP）和 ARM 系統(tǒng)訪問(wèn)的模塊除外。

　　— 只有分組的 SP

　　— 硬件除法指令，SDIV 和 UDIV（Thumb-2 指令）

　　— 處理模式（handler mode）和線程模式（thread mode）

　　— Thumb 狀態(tài)和調(diào)試狀態(tài)

　　— 可中斷-可繼續(xù)（interruptible-continued）的 LDM/STM，PUSH/POP，實(shí)現(xiàn)低中

　　斷延遲。

　　— 自動(dòng)保存和恢復(fù)處理器狀態(tài)，可以實(shí)現(xiàn)低延遲地進(jìn)入和退出中斷服務(wù)程

　?。↖SR）。

　　— 支持 ARMv6 架構(gòu) BE8/LE

　　— ARMv6 非對(duì)齊訪問(wèn)

　　z 嵌套向量中斷控制器（NVIC）。它與處理器內(nèi)核緊密結(jié)合實(shí)現(xiàn)低延遲中斷處理，

　　具有以下特性：

　　— 外部中斷可配置為 1～240 個(gè)

　　— 優(yōu)先級(jí)位可配置為 3～8 位

　　— 中斷優(yōu)先級(jí)可動(dòng)態(tài)地重新配置

　　— 優(yōu)先級(jí)分組。分為占先中斷等級(jí)和非占先中斷等級(jí)

　　— 支持末尾連鎖（tail-chaining）和遲來(lái)（late arrival）中斷。這樣，在兩個(gè)中斷

　　之間沒有多余的狀態(tài)保存和狀態(tài)恢復(fù)指令的情況下，使能背對(duì)背中

　?。╞ack-to-back interrupt）處理。