JPEG2000圖像壓縮算法在DSP上的移植和優(yōu)化

　　JPEG2000數(shù)字圖像壓縮標(biāo)準(zhǔn)是國際標(biāo)準(zhǔn)組織（ISO）和國際電信聯(lián)盟（ITU）聯(lián)合制定的新一代靜止圖像壓縮標(biāo)準(zhǔn)。與以往的壓縮標(biāo)準(zhǔn)相比，JPEG2000標(biāo)準(zhǔn)具有很多優(yōu)點。它不僅僅在圖像編碼過程中能保證良好的圖像質(zhì)量，而且還具有現(xiàn)代圖像壓縮所要求的新性能，如同時支持有損壓縮和無損壓縮兩種模式、保證在圖像傳輸過程中的容錯性、支持感興趣區(qū)域編碼等。但是，由于新技術(shù)的引入，JPEG2000的算法復(fù)雜度也相應(yīng)提高，在實際應(yīng)用中，JPEG2000并不如想象中的那么應(yīng)用廣泛。而DSP由于其豐富靈活的指令集、特殊的內(nèi)部結(jié)構(gòu)、超強的數(shù)據(jù)吞吐能力及運算速度，使得以DSP處理器為核心的方法成為實現(xiàn)JPEG2000算法的一種有效途徑。
　　1 JPEG2000系統(tǒng)的組成原理
　　JPEG2000相對于JPEG的最大改進就是以離散小波變換（DWT）代替了DCT編碼。JPEG2000的編解碼流程如圖1所示。本系統(tǒng)首先對源圖像數(shù)據(jù)進行離散小波變換，然后對變換后的小波系數(shù)進行量化，接著對量化后的數(shù)據(jù)熵編碼，最后形成輸出碼流。解碼器是編碼器的逆過程，解碼時，首先對碼流進行熵解碼，然后解量化和小波反變換，最后生成重建圖像數(shù)據(jù)。
　　
　　通過預(yù)處理可為不同類型的圖像提供一個統(tǒng)一的接口，以便于后續(xù)使用同樣的編碼器進行處理，這一步驟是將多種類型的圖像壓縮加入到統(tǒng)一框架中的關(guān)鍵。它主要包括三個步驟：圖像分片、直流平移和分量變換。
　　小波的多分辨率分析特性使之既可高效地描述圖像的平坦區(qū)域，又可有效地表示圖像信號的局部突變（即圖像的邊緣輪廓部分），它在空域和頻域都有良好的局部性，因而能夠聚焦到圖像的任意細節(jié)。
　　優(yōu)化截斷嵌入塊編碼（The Embedded BlockCoding with Optimized Truncation，簡稱EBCOT）是JPEG2000標(biāo)準(zhǔn)的核心，它不僅能對圖像進行有效壓縮，同時，其產(chǎn)生的碼流還具有分辨率可伸縮性、信噪比可伸縮性、隨機訪問和處理等非常好的特性。EBCOT分Tierl和Tier2兩部分，EBCOT可將子帶分成互不重疊的編碼塊，每個編碼塊的比特層編碼稱為Tierl；然后對所有編碼塊的編碼流進行優(yōu)化截斷排序和打包等處理，以使其成為Tier2。
　　2 Blackfin56l處理器
　　Blackfin處理器是一類專為滿足當(dāng)今嵌入式音頻、視頻和通信應(yīng)用的計算要求和功耗約束條件而設(shè)計的新型32位DSP。Blackfin處理器主要基于ADI和Intel公司聯(lián)合開發(fā)的微信號架構(gòu)（MSA），它將一個32位RISC型指令集和雙16位乘法累加（MAC）信號處理功能與通用型微控制器所具有的易用性組合在了一起。Blackfin561是Blackfin處理器系列中的新型對稱雙核處理器成員，可在相同的頻率條件下實現(xiàn)性能的翻番。該器件具有以下特點：
　　（1）高性能的處理器內(nèi)核
　　Blackfin處理器架構(gòu)基于一個10級RISCMCU／DSP流水線和一個專為實現(xiàn)最佳代碼密度而設(shè)計的混合16／32位指令集架構(gòu)。Blackfin561具有兩個內(nèi)核頻率可達600MHz的處理器，可提供高效RISC MCU控制任務(wù)執(zhí)行能力。
　?。?）高帶寬DMA能力
　　Blackfin561具有多個獨立的DMA控制器，這些控制器可支持自動數(shù)據(jù)傳輸，而且所需的處理器內(nèi)核開銷極少。DMA傳輸可出現(xiàn)于內(nèi)部存儲器和諸多具有DMA功能的外設(shè)之間。傳輸也有可能出現(xiàn)于外設(shè)和與外部存儲器接口相連的外部器件之間，包括SDRAM控制器和異步存儲器控制器。
　?。?）專用視頻指令
　　除了具有對8位數(shù)據(jù)以及許多像素處理算法所常用的字長的固有支持之外，Blackfin處理器架構(gòu)還包括專為增強視頻處理應(yīng)用而定義的指令。
　?。?）高效控制處理
　　Blackfin561提供有各種各樣的微控制器型外設(shè)，包括UARTS、SPI、PPI控制器、支持PWM的定時器、看門狗定時器、實時時鐘和一個無縫同步和異步存儲器控制器。因而為設(shè)計師提供了巨大的設(shè)計靈活性，并最大限度地降低了終端系統(tǒng)成本。
　　（5）分層的存儲器架構(gòu)
　　Blackfin561支持改進的哈佛結(jié)構(gòu)，該結(jié)構(gòu)是具有分級的存儲器結(jié)構(gòu)的組合。BF56l器件的地址總線寬度為32位，可以訪問4G字節(jié)的地址空間。Blackfin處理器的存儲器架構(gòu)在器件實現(xiàn)中可提供Level l（L1）和Level 2（L2）存儲模塊，并可以通過EBIU外接L3處理器（SDRAM、Flash等）。