基于PCI橋接IP Core的VeriIog HDL實(shí)現(xiàn)

　　PCI總線具有高數(shù)據(jù)傳輸率、獨(dú)立于處理器、并且支持多功能外設(shè)等一系列獨(dú)特的性能，越來越受到各行業(yè)的重視 ，使得 PCI總線接 口非常普及 ，但是仍然有很多非 PCI接口的設(shè)備存在，這就需要通過具有 PCI橋接功能的IPCore來實(shí)現(xiàn)總線協(xié)議的轉(zhuǎn)接，從而完成設(shè)備本身的功能。2 PCIV2．2簡(jiǎn)介PCI總線如果只作為 目標(biāo)設(shè)備至少需要47條接口信號(hào)線，如果作為主設(shè)備則至少需要 49條，也就是要加上一個(gè) REQ}}和 GNT#來進(jìn)行仲裁判斷。其中這些信號(hào)線主要包括數(shù)據(jù)／地址線、接口控制線、仲裁、總線命令以及系統(tǒng)信號(hào)線。對(duì)于 32bit的信號(hào)寬度，一次數(shù)據(jù)交易都是由一個(gè)地址周期和一 個(gè)或者幾個(gè)數(shù)據(jù)周期組成的。在每個(gè) PCI交程中，主要的控制信號(hào)有：幀周期信號(hào) FRAME#、字節(jié)使能 C／BE#、主設(shè)備準(zhǔn)備好信號(hào) IRDY#、目標(biāo)設(shè)備準(zhǔn)備好信號(hào) TRDY#、設(shè)備選擇信號(hào) DESEL#。利用這些信號(hào)便可處理數(shù)據(jù)、地址、實(shí)現(xiàn)接口控制、仲裁及系統(tǒng)功能。PCI總線傳輸?shù)膸讉€(gè)基本特點(diǎn)：（1）數(shù)據(jù)傳輸 時(shí)主設(shè) 備驅(qū)動(dòng) AD 上 的地址和C／BE#上的命令 ，同時(shí)主設(shè)備有效 FRAME#表 明交易開始。而總線上的所有 目標(biāo)開始采樣地址命令和FRAME#，并開始譯碼確定是不是對(duì)本機(jī) 的訪問，同時(shí)從命令字中識(shí)別該交易是讀操作還是寫操作 ；（2）讀寫交易根據(jù)控制信號(hào) IRDY#，TRDY#，DESEL#以及 FRAME#的狀態(tài)來控制交易的進(jìn)行和終止；（3）如果對(duì)于主設(shè)備或者 目標(biāo)設(shè)備 中的任何一個(gè)沒有足夠的能力來完成交易則可以通過插入等待周期來中斷本次交