如何使用大小核設(shè)計架構(gòu)實現(xiàn)強(qiáng)效省電的多核處理器

　　大小核（big.LITTLE）晶片設(shè)計架構(gòu)正快速崛起。在安謀國際（ARM）全力推廣下，已有不少行動處理器開發(fā)商推出采用big.LITTLE架構(gòu)的新方案，期透過讓大小核心分別處理最適合的運算任務(wù)，達(dá)到兼顧最佳效能與節(jié)能效果的目的，以獲得更多行動裝置制造商青睞。

　　近年行動領(lǐng)域出現(xiàn)重大變革，智慧型手機(jī)已成為消費者聯(lián)網(wǎng)生活的主要工具，然而，這其中涉及各種高效能運算任務(wù)如高速網(wǎng)頁瀏覽、導(dǎo)航與游戲，以及語音通話、社群網(wǎng)路和電子郵件服務(wù)等效能需求較低的「持續(xù)運作，永遠(yuǎn)連線」后臺任務(wù)。

　　與此同時，平板裝置也正重新定義運算平臺，這些創(chuàng)新設(shè)計轉(zhuǎn)變均為消費者打造與內(nèi)容互動的全新方式，將原本只限于網(wǎng)路共享裝置（TetheredDevice）的功能導(dǎo)入行動領(lǐng)域，創(chuàng)造出真正的智慧型新世代運算。

　　因應(yīng)電子裝置的快速變革，未來半導(dǎo)體向來遵循的摩爾定律（Moore’sLaw）又將如何往下發(fā)展？過去，預(yù)測晶片的效能每隔18個月就會倍增，而現(xiàn)今電晶體的數(shù)量已從數(shù)千增加到數(shù)十億個，但若仔細(xì)觀察單一處理器，就會發(fā)現(xiàn)整體的效能幾乎呈現(xiàn)停滯不前的情況，這是因為系統(tǒng)能消耗的電量已達(dá)到高峰。

　　克服晶片效能與功耗挑戰(zhàn)big.LITTLE設(shè)計架構(gòu)嶄露頭角

　　對于未來任何一種處理器，處理速度都將受限于散熱問題而無法大幅躍進(jìn)。任何裝置一旦達(dá)到熱障（ThermalBarrier）就會開始融化，如果是行動電話，便會使裝置溫度上升造成使用者不適。除物理層面的散熱問題外，能源效率也會變得相當(dāng)差，若調(diào)校處理器實作使其速度加快，則所需耗能便會倍數(shù)增長，而為增加最后這一丁點的效能，后續(xù)導(dǎo)熱設(shè)計的成本真的很高。

　　在過去，處理器核心面積倍增代表速度倍增，但是現(xiàn)在面積倍增，速度卻只增加幾個百分點，因此復(fù)雜度并不代表有效率，這就是單一核心系統(tǒng)有所限制的原因之一。如果無法加快單一核心速度，就必須增加獨立核心的數(shù)量，這也有助于每個核心去應(yīng)對其被分配到的任務(wù)需求，有鑒于此，安謀國際（ARM）遂于2012年提出big.LITTLE處理器架構(gòu)（圖1）。