電子發(fā)燒友App

硬聲App

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示
創(chuàng)作
電子發(fā)燒友網(wǎng)>電子資料下載>嵌入式開發(fā)>【干貨】PCB Layout設(shè)計(jì)規(guī)范-通用篇

【干貨】PCB Layout設(shè)計(jì)規(guī)范-通用篇

2021-01-23 | pdf | 449.76KB | 次下載 | 5積分

資料介紹

1、主要目的

1.1、規(guī)范PCB的設(shè)計(jì)流程。

1.2、保證PCB設(shè)計(jì)質(zhì)量和提高設(shè)計(jì)效率。

1.3、提高PCB設(shè)計(jì)的可生產(chǎn)性、可測試性、可維護(hù)性。

2、適用范圍

適用于所有PCB設(shè)計(jì)人員。

3、PCB設(shè)計(jì)前準(zhǔn)備

3.1、準(zhǔn)確無誤的原理圖包括電子檔和書面說明文件。

3.2、正式BOM表。對于封裝庫中沒有的元件硬件工程師應(yīng)提供元件的數(shù)據(jù)資料或?qū)嵨?,并指定引腳的定義順序。

3.3、提供PCB大致布局圖或重要單元、核心電路擺放位置。提供PCB結(jié)構(gòu)圖,應(yīng)標(biāo)明PCB外形、安裝孔、定位元件、禁布區(qū)等相關(guān)信息。

3.4、要求說明

3.4.1、設(shè)計(jì)要求說明

a)標(biāo)明1A以上大電流元件、網(wǎng)絡(luò)
b)標(biāo)明模擬信號等易被干擾信號。
c)標(biāo)明重要的時鐘信號、差分信號以及高速數(shù)字信號。
d)標(biāo)明其它特殊要求的信號。
e)標(biāo)明強(qiáng)電弱電電路。

3.4.2、PCB特殊要求說明:

a)差分布線、需屏蔽網(wǎng)絡(luò)、特性阻抗網(wǎng)絡(luò)、等延時網(wǎng)絡(luò)等。
b)特殊元件的禁止布線區(qū)、錫膏偏移、阻焊開窗以及其它結(jié)構(gòu)的特殊要求。

3.5、仔細(xì)閱讀原理圖,了解電路架構(gòu),理解電路的工作條件。

3.6、與硬件工程師充分交流的基礎(chǔ)上,確認(rèn)PCB中關(guān)鍵的網(wǎng)絡(luò),了解特殊元件的設(shè)計(jì)要求。

4、設(shè)計(jì)流程

4.1、創(chuàng)建網(wǎng)絡(luò)表

4.1.1.網(wǎng)絡(luò)表是原理圖與PCB的接口文件,PCB設(shè)計(jì)人員應(yīng)根據(jù)所用的原理圖和PCB設(shè)計(jì)工具的特性,選用正確的網(wǎng)絡(luò)表格式,創(chuàng)建符合要求的網(wǎng)絡(luò)表。

4.1.2.創(chuàng)建網(wǎng)絡(luò)表的過程中,應(yīng)根據(jù)原理圖設(shè)計(jì)工具的特性,積極協(xié)助原理圖設(shè)計(jì)者排除錯誤。保證網(wǎng)絡(luò)表的正確性和完整性。

4.1.3.確定器件的封裝(PCB FOOTPRINT

4.2、建立PCB板框

4.2.1.根據(jù)PCB結(jié)構(gòu)圖,或相應(yīng)的模板建立PCB文件,包括安裝孔、禁布區(qū)等相關(guān)信息。

4.2.2.尺寸標(biāo)注。在鉆孔層中應(yīng)標(biāo)明PCB的精確外形尺寸,且不可以形成封閉尺寸標(biāo)注。

4.3、載入網(wǎng)絡(luò)表

載入網(wǎng)表并排除所有載入問題,直到?jīng)]有任何錯誤信息提示,才可以確認(rèn)載入無誤。

4.4、設(shè)置規(guī)則

關(guān)于設(shè)計(jì)規(guī)則(Design Rules)設(shè)置的詳細(xì)說明,可參考有關(guān)PROTEL的使用說明。對于一般設(shè)置,可采用PROTEL默認(rèn)設(shè)置即可。關(guān)于最小線寬、最小間隙、最小孔徑等參數(shù)的設(shè)置,與PCB板的加工廠家的加工水平有關(guān),設(shè)計(jì)人員必須了解PCB加工商常用的推薦設(shè)置如下:

4.4.1.布線層設(shè)置:有特殊要求的,經(jīng)過批準(zhǔn)可以采用4層板,一般情況盡量使用雙面板。相鄰布線層的走線方向應(yīng)該相互垂直。

4.4.2.布局格點(diǎn)設(shè)置:推薦50mil;

4.4.3.布線格點(diǎn)設(shè)置:推薦25mil;

4.4.4.最小線寬設(shè)置:一般電路推薦12mil,密度較高的電路推薦10mil,不小于7mil;

4.4.5.最小間隙設(shè)置:一般電路推薦12mil,密度較高的電路推薦10mil,不小于7mil;

4.4.6.焊盤設(shè)置:焊盤設(shè)計(jì)要考慮到兩個方面因素:首先要考慮可加工性,方便元件插裝及焊接;其次要考慮焊盤強(qiáng)度,防止焊盤受熱受力脫落。一般元件焊盤,推薦外徑:62mil,不小于50mil;推薦孔徑:32mil;特殊元件焊盤,根據(jù)元件引腳的實(shí)際大小設(shè)定,以元件引腳方便插入為原則。

4.4.7.過孔設(shè)置:一般電路推薦外徑:40mil,推薦孔徑:28mil。

4.5、元件布局

4.5.1.首先要確定參考點(diǎn)。

一般參考點(diǎn)都設(shè)置在左邊和底邊的邊框線的交點(diǎn)(或延長線的交點(diǎn))上或印制板的插件的第一個焊盤。

4.5.2.一但參考點(diǎn)確定以后,元件布局、布線均以此參考點(diǎn)為準(zhǔn),布局推薦使用25MIL網(wǎng)格。

4.5.3.根據(jù)要求先將所有有定位要求的元件固定并鎖定。

4.5.4.布局的基本原則

a)布局的首要原則是保證布線的布通率,移動器件時注意飛線的連接,把有連線關(guān)系的器件放在一起,總的連線盡可能的短,關(guān)鍵信號線最短。
b)遵循先難后易、先大后小的原則。
c)放置器件時要考慮以后的焊接,不要太密集。
d)強(qiáng)信號、弱信號要完全分開。
e)高壓元件和低壓元件間隔要充分。
f)高頻元件間隔要充分。
g)數(shù)字器件和模擬器件要分開,盡量遠(yuǎn)離。

4.5.5相同結(jié)構(gòu)電路部分應(yīng)盡可能采取對稱布局。

4.5.6按照均勻分布、重心平衡、版面美觀的標(biāo)準(zhǔn)來優(yōu)化布局。

4.5.7同類型的元件應(yīng)該在X或Y方向上一致。同一類型的有極性(方向性)分立元件也要力爭在X或Y方向上一致,以便于生產(chǎn)和調(diào)試。

4.5.8元件的放置要便于調(diào)試和維修,大元件邊上不能放置小元件,需要調(diào)試的元件周圍應(yīng)有足夠的空間,發(fā)熱元件應(yīng)有足夠的空間以利于散熱,熱敏元件應(yīng)遠(yuǎn)離發(fā)熱元件。

4.5.9雙列直插元件相互的距離要大于80mil;BGA與相臨元件距離大于200mil;阻容等貼片小元件相互距離大于30mil;貼片元件焊盤外側(cè)與相臨插裝元件焊盤外側(cè)要大于80mil;壓接元件周圍200mil不可以放置插裝元器件;焊接面周圍200mil內(nèi)不可以放置貼裝元件。

4.5.10集成電路的去耦電容應(yīng)盡量靠近芯片電源腳、高頻最靠近為原則。使之與電源和地之間形成回路最短。

4.5.11旁路電容應(yīng)均勻分布在集成電路周圍。

4.5.12元件布局時,使用同一種電源的元件應(yīng)考慮盡量放在一起,以便于將來的電源分割。

4.5.13.調(diào)整字符。

所有字符不可以覆蓋焊盤,也不可以放在元件下方,要保證裝配以后還可以清晰看到字符信息。所有字符在X或Y方向上應(yīng)一致。字符、絲印大小要統(tǒng)一。推薦字符高度60mil,字符線寬8mil。

4.5.14.放置PCB的MARK點(diǎn)。

4.6、布線

4.6.1布線優(yōu)先次序

關(guān)鍵信號線優(yōu)先:電源、模擬小信號、高速信號、時鐘信號和同步信號等關(guān)鍵信號優(yōu)先布線。

密度優(yōu)先原則:從電路板上連接關(guān)系最復(fù)雜的器件著手布線。從電路板連線最密集的區(qū)域開始布線。

4.6.2自動布線

在布線質(zhì)量滿足設(shè)計(jì)要求的情況下,可使用自動布線器以提高工作效率,在自動布線前為了更好地控制布線質(zhì)量,一般在運(yùn)行前要詳細(xì)定義布線規(guī)則,這些規(guī)則可以在軟件的圖形界面內(nèi)進(jìn)行定義。

4.6.3盡量為時鐘信號、高頻信號、敏感信號等關(guān)鍵信號提供專門的布線層,并保證其最小的回路面積。必要時應(yīng)采取手工優(yōu)先布線、屏蔽和加大安全間距等方法,保證信號質(zhì)量。
4.6.4電源層和地層之間的EMC環(huán)境較差,應(yīng)避免布置對干擾敏感的信號。

4.6.5進(jìn)行PCB設(shè)計(jì)時應(yīng)該遵循的規(guī)則。

a)地線回路規(guī)則:

環(huán)路最小規(guī)則,即信號線與其回路構(gòu)成的環(huán)面積要盡可能小,環(huán)面積越小,對外的輻射越少,接收外界的干擾也越小。針對這一規(guī)則,在地平面分割時,要考慮到地平面與重要信號走線的分布,防止由于地平面開槽等帶來的問題;在雙層板設(shè)計(jì)中,在為電源留下足夠空間的情況下,應(yīng)該將留下的部分用參考地填充,且增加一些必要的孔,將雙面地信號有效連接起來,對一些關(guān)鍵信號盡量采用地線隔離,對一些頻率較高的設(shè)計(jì),需特別考慮其地平面信號回路問題,建議采用多層板為宜。

b)竄擾控制

串?dāng)_(CrossTalk)是指PCB上不同網(wǎng)絡(luò)之間因較長的平行布線引起的相互干擾,主要是由于平行線間的分布電容和分布電感的作用??朔?dāng)_的主要措施是:

● 加大平行布線的間距,遵循3W規(guī)則。
● 在平行線間插入接地的隔離線。
● 減小布線層與地平面的距離。

c)屏蔽保護(hù)

對應(yīng)地線回路規(guī)則,實(shí)際上也是為了盡量減小信號的回路面積,多見于一些比較重要的信號,如時鐘信號,同步信號;對一些特別重要,頻率特別高的信號,應(yīng)該考慮采用銅軸電纜屏蔽結(jié)構(gòu)設(shè)計(jì),即將所布的線上下左右用地線隔離,而且還要考慮好如何有效的讓屏蔽地與實(shí)際地平面有效結(jié)合。

d)走線的方向控制規(guī)則:

即相鄰層的走線方向成正交結(jié)構(gòu)。避免將不同的信號線在相鄰層走成同一方向,以減少不必要的層間竄擾;當(dāng)由于板結(jié)構(gòu)限制(如某些背板)難以避免出現(xiàn)該情況,特別是信號速率較高時,應(yīng)考慮用地平面隔離各布線層,用地信號線隔離各信號線。

e)走線的開環(huán)檢查規(guī)則:

一般不允許出現(xiàn)一端浮空的布線(Dangling Line),主要是為了避免產(chǎn)生天線效應(yīng),減少不必要的干擾輻射和接受,否則可能帶來不可預(yù)知的結(jié)果。

f)走線閉環(huán)檢查規(guī)則:

防止信號線在不同層間形成自環(huán)。在多層板設(shè)計(jì)中容易發(fā)生此類問題,自環(huán)將引起輻射干擾。

g)走線的分枝長度控制規(guī)則

盡量控制分枝的長度,一般的要求是Tdelay<=Trise/20。

h)走線的諧振規(guī)則:

主要針對高頻信號設(shè)計(jì)而言,即布線長度不得與其波長成整數(shù)倍關(guān)系,以免產(chǎn)生諧振現(xiàn)象。

i)走線長度控制規(guī)則:

即短線規(guī)則,在設(shè)計(jì)時應(yīng)該盡量讓布線長度盡量短,以減少由于走線過長帶來的干擾問題,特別是一些重要信號線,如時鐘線,務(wù)必將其振蕩器放在離器件很近的地方。對驅(qū)動多個器件的情況,應(yīng)根據(jù)具體情況決定采用何種網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)。

j)倒角規(guī)則:

PCB設(shè)計(jì)中應(yīng)避免產(chǎn)生銳角和直角,產(chǎn)生不必要的輻射,同時工藝性能也不好。

k)器件去藕規(guī)則:

在印制板上增加必要的去耦電容,濾除電源上的干擾信號,使電源信號穩(wěn)定。在多層板中,對去耦電容的位置一般要求不太高,但對雙層板,去耦電容的布局及電源的布線方式將直接影響到整個系統(tǒng)的穩(wěn)定性,有時甚至關(guān)系到設(shè)計(jì)的成敗。

在雙層板設(shè)計(jì)中,一般應(yīng)該使電流先經(jīng)過濾波電容濾波再供器件使用,同時還要充分考慮到由于器件產(chǎn)生的電源噪聲對下游的器件的影響,一般來說,采用總線結(jié)構(gòu)設(shè)計(jì)比較好,在設(shè)計(jì)時,還要考慮到由于傳輸距離過長而帶來的電壓跌落給器件造成的影響,必要時增加一些電源濾波環(huán)路,避免產(chǎn)生電位差。

在高速電路設(shè)計(jì)中,能否正確地使用去耦電容,關(guān)系到整個板的穩(wěn)定性。

l)器件布局分區(qū)/分層規(guī)則:

主要是為了防止不同工作頻率的模塊之間的互相干擾,同時盡量縮短高頻部分的布線長度。通常將高頻的部分布設(shè)在接口部分以減少布線長度,當(dāng)然,這樣的布局仍然要考慮到低頻信號可能受到的干擾。同時還要考慮到高/低頻部分地平面的分割問題,通常采用將二者的地分割,再在接口處單點(diǎn)相接。

對混合電路,也有將模擬與數(shù)字電路分別布置在印制板的兩面,分別使用不同的層布線,中間用地層隔離的方式。

m)孤立銅區(qū)控制規(guī)則:

孤立銅區(qū)的出現(xiàn),將帶來一些不可預(yù)知的問題,因此將孤立銅區(qū)與別的信號相接,有助于改善信號質(zhì)量,通常是將孤立銅區(qū)接地或刪除。在實(shí)際的制作中,PCB廠家將一些板的空置部分增加了一些銅箔,這主要是為了方便印制板加工,同時對防止印制板翹曲也有一定的作用。

n)電源與地線層的完整性規(guī)則:

對于導(dǎo)通孔密集的區(qū)域,要注意避免孔在電源和地層的挖空區(qū)域相互連接,形成對平面層的分割,從而破壞平面層的完整性,并進(jìn)而導(dǎo)致信號線在地層的回路面積增大。

o)重疊電源與地線層規(guī)則:

不同電源層在空間上要避免重疊。主要是為了減少不同電源之間的干擾,特別是一些電壓相差很大的電源之間,電源平面的重疊問題一定要設(shè)法避免,難以避免時可考慮中間隔地層。

p)3W規(guī)則:

為了減少線間串?dāng)_,應(yīng)保證線間距足夠大,當(dāng)線中心間距不少于3倍線寬時,則可保持70%的電場不互相干擾,稱為3W規(guī)則。如要達(dá)到98%的電場不互相干擾,可使用10W的間距。

q)20H規(guī)則:

由于電源層與地層之間的電場是變化的,在板的邊緣會向外輻射電磁干擾。稱為邊沿效應(yīng)。解決的辦法是將電源層內(nèi)縮,使得電場只在接地層的范圍內(nèi)傳導(dǎo)。以一個H(電源和地之間的介質(zhì)厚度)為單位,若內(nèi)縮20H則可以將70%的電場限制在接地層邊沿內(nèi);內(nèi)縮100H則可以將98%的電場限制在內(nèi)。

4.7、設(shè)計(jì)規(guī)則檢查(DRC)

設(shè)計(jì)完成,必須經(jīng)過DRC檢查,必須無任何錯誤報(bào)告才可以。

4.8、復(fù)查

PCB設(shè)計(jì)完成,自行檢查無誤后,根據(jù)需要可以由PCB設(shè)計(jì)者或產(chǎn)品硬件開發(fā)人員提出PCB設(shè)計(jì)質(zhì)量的評審,如果不需要組織評審組進(jìn)行設(shè)計(jì)評審,可由研發(fā)經(jīng)理指定硬件工程師進(jìn)行復(fù)查。自行檢查或由他人復(fù)查的項(xiàng)目如下:

4.8.1.檢查高頻、高速、時鐘及其他脆弱信號線,是否回路面積最小、是否遠(yuǎn)離干擾源、是否有多余的過孔和繞線、是否有垮地層分割區(qū)。

4.8.2.檢查晶體、變壓器、光藕、電源模塊下面是否有信號線穿過,應(yīng)盡量避免在其下穿線,特別是晶體下面應(yīng)盡量鋪設(shè)接地的銅皮。

4.8.3.檢查定位孔、定位件是否與結(jié)構(gòu)圖一致,ICT定位孔、SMT定位光標(biāo)是否加上并符合工藝要求。

4.8.4.檢查器件的序號是否靠近器件擺放,并且無絲印覆蓋焊盤;檢查絲印的版本號是否符合版本升級規(guī)范,并標(biāo)識出。

4.8.5.報(bào)告布線完成情況是否百分之百;是否有線頭;是否有孤立的銅皮。

4.8.6.檢查電源、地的分割正確;單點(diǎn)共地已作處理。

4.8.7.檢查各層光繪選項(xiàng)正確,標(biāo)注和光繪名正確;需拼板的只需鉆孔層的圖紙標(biāo)注。

4.8.8.檢查電路板編號、版本號表示是否正確。

4.8.9.檢查電路板設(shè)計(jì)完成日期是否正確。

4.9、輸出

經(jīng)過評審或者檢驗(yàn)合格后,將PCB文件、PCB說明文檔以及制板要求(板厚、數(shù)量、周期以及特殊要求等)發(fā)給研發(fā)助理,由研發(fā)助理發(fā)給制板廠家制作電路板。

案例分享:



下載該資料的人也在下載 下載該資料的人還在閱讀
更多 >

評論

查看更多

下載排行

本周

  1. 1TC358743XBG評估板參考手冊
  2. 1.36 MB  |  330次下載  |  免費(fèi)
  3. 2開關(guān)電源基礎(chǔ)知識
  4. 5.73 MB  |  6次下載  |  免費(fèi)
  5. 3100W短波放大電路圖
  6. 0.05 MB  |  4次下載  |  3 積分
  7. 4嵌入式linux-聊天程序設(shè)計(jì)
  8. 0.60 MB  |  3次下載  |  免費(fèi)
  9. 5基于FPGA的光纖通信系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
  10. 0.61 MB  |  2次下載  |  免費(fèi)
  11. 6基于FPGA的C8051F單片機(jī)開發(fā)板設(shè)計(jì)
  12. 0.70 MB  |  2次下載  |  免費(fèi)
  13. 751單片機(jī)窗簾控制器仿真程序
  14. 1.93 MB  |  2次下載  |  免費(fèi)
  15. 8基于51單片機(jī)的RGB調(diào)色燈程序仿真
  16. 0.86 MB  |  2次下載  |  免費(fèi)

本月

  1. 1OrCAD10.5下載OrCAD10.5中文版軟件
  2. 0.00 MB  |  234315次下載  |  免費(fèi)
  3. 2555集成電路應(yīng)用800例(新編版)
  4. 0.00 MB  |  33564次下載  |  免費(fèi)
  5. 3接口電路圖大全
  6. 未知  |  30323次下載  |  免費(fèi)
  7. 4開關(guān)電源設(shè)計(jì)實(shí)例指南
  8. 未知  |  21548次下載  |  免費(fèi)
  9. 5電氣工程師手冊免費(fèi)下載(新編第二版pdf電子書)
  10. 0.00 MB  |  15349次下載  |  免費(fèi)
  11. 6數(shù)字電路基礎(chǔ)pdf(下載)
  12. 未知  |  13750次下載  |  免費(fèi)
  13. 7電子制作實(shí)例集錦 下載
  14. 未知  |  8113次下載  |  免費(fèi)
  15. 8《LED驅(qū)動電路設(shè)計(jì)》 溫德爾著
  16. 0.00 MB  |  6653次下載  |  免費(fèi)

總榜

  1. 1matlab軟件下載入口
  2. 未知  |  935054次下載  |  免費(fèi)
  3. 2protel99se軟件下載(可英文版轉(zhuǎn)中文版)
  4. 78.1 MB  |  537796次下載  |  免費(fèi)
  5. 3MATLAB 7.1 下載 (含軟件介紹)
  6. 未知  |  420026次下載  |  免費(fèi)
  7. 4OrCAD10.5下載OrCAD10.5中文版軟件
  8. 0.00 MB  |  234315次下載  |  免費(fèi)
  9. 5Altium DXP2002下載入口
  10. 未知  |  233046次下載  |  免費(fèi)
  11. 6電路仿真軟件multisim 10.0免費(fèi)下載
  12. 340992  |  191185次下載  |  免費(fèi)
  13. 7十天學(xué)會AVR單片機(jī)與C語言視頻教程 下載
  14. 158M  |  183278次下載  |  免費(fèi)
  15. 8proe5.0野火版下載(中文版免費(fèi)下載)
  16. 未知  |  138040次下載  |  免費(fèi)