74LS192中文資料pdf

十進(jìn)制同步加/減計(jì)數(shù)器（雙時(shí)鐘） 54192/74192
54LS192/74LS192
邏輯符號(hào)
簡(jiǎn)要說(shuō)明：
192 為 可 預(yù) 置 的 十 進(jìn) 制 同 步 加 / 減 計(jì) 數(shù) 器 ， 共 有
54192/74192，54LS192/74LS192 兩種線路結(jié)構(gòu)形式。其主要電
特性的典型值如下：
型號(hào) fc PD
54192/74192 32MHz 325mW
54LS192/74LS192 32MHz 95mW
192 的清除端是異步的。當(dāng)清除端（MR）為高電平時(shí)，
不管時(shí)鐘端（CPD、CPU）狀態(tài)如何，即可完成清除功能。
192 的預(yù)置是異步的。當(dāng)置入控制端（P
＿＿
L＿
）為低電平時(shí)，
不管時(shí)鐘CP的狀態(tài)如何，輸出端（Q0～Q3）即可預(yù)置成與數(shù)據(jù)
輸入端（P0～P3）相一致的狀態(tài)。
192 的計(jì)數(shù)是同步的，靠CPD、CPU同時(shí)加在 4 個(gè)觸發(fā)器上
而實(shí)現(xiàn)。在CPD、CPU上升沿作用下Q0～Q3 同時(shí)變化，從而消
除了異步計(jì)數(shù)器中出現(xiàn)的計(jì)數(shù)尖峰。當(dāng)進(jìn)行加計(jì)數(shù)或減計(jì)數(shù)時(shí)
可分別利用CPD或CPU，此時(shí)另一個(gè)時(shí)鐘應(yīng)為高電平。
當(dāng)計(jì)數(shù)上溢出時(shí)，進(jìn)位輸出端（T
＿＿
C＿
U）輸出一個(gè)低電平脈
沖，其寬度為CPU低電平部分的低電平脈沖；當(dāng)計(jì)數(shù)下溢出時(shí)，
錯(cuò)位輸出端（T
＿＿
C＿
D）輸出一個(gè)低電平脈沖，其寬度為CPD低電
平部分的低電平脈沖。
當(dāng)把T
＿＿
C＿
D和T
＿＿
C＿
U分別連接后一級(jí)的CPD、CPU，即可進(jìn)行級(jí)聯(lián)。