74LS168中文資料pdf

54/74168
十進(jìn)制同步加/減計(jì)數(shù)器
簡要說明
168 為可預(yù)置的十進(jìn)制同步加/減計(jì)數(shù)器，共有 54S168/74S168，54LS168/74LS168
兩種線路結(jié)構(gòu)形式。其主要電特性的典型值如下：
型號(hào) fc PD
54S168/74S168 55MHz 500mW 54LS168/74LS168 35MHz 100mW 168 的預(yù)置是同步的。當(dāng)置入控制端（P
__
E
__
）為低電平時(shí)，在CP上升沿作用下，輸出
端（Q0～Q3）與數(shù)據(jù)輸入端（P0～P3）相一致。
168 的計(jì)數(shù)是同步的，靠CP同時(shí)加在 4 個(gè)觸發(fā)器上而實(shí)現(xiàn)。當(dāng)C
_ _
E
__
P _
和C
_ _
E
__
T
__
均為低電
平時(shí)，在CP上升沿作用下Q0～Q3 同時(shí)變化，從而消除了異步計(jì)數(shù)器中出現(xiàn)的計(jì)數(shù)尖峰。
當(dāng)計(jì)數(shù)方式控制（U/D
_ _
）為低電平時(shí)進(jìn)行減計(jì)數(shù)。C
_ _
E
__
P _
和C
_ _
E
__
T
__
的跳變不受CP狀態(tài)的限制。
168 有超前進(jìn)位功能。當(dāng)計(jì)數(shù)溢出時(shí)，進(jìn)位輸出端（T
__
C
_ _
）輸出一個(gè)低電平脈沖，其
寬度為：加計(jì)數(shù)時(shí)為Q0 的高電平部分；減計(jì)數(shù)時(shí)為Q0 的低電平部分。
利用C
_ _
E
__
P _
、C
_ _
E
__
T
__
、T
__
C
_ _
端，在不外加門電路的情況下，可級(jí)聯(lián)成N位同步計(jì)數(shù)器。
168 有獨(dú)立的時(shí)鐘電路，在CP出現(xiàn)前，即使C
_ _
E
__
P _
、C
_ _
E
__
T
__
、P
__
E
__
和U/D
_ _
發(fā)生變化，電路
的功能也不受影響。
引出端符號(hào)
T
__
C
_ _
進(jìn)位輸出端（低電平有效）
CP 時(shí)鐘輸入端（上升沿有效）
C
_ _
E
__
P
__
計(jì)數(shù)控制端（低電平有效）
C
_ _
E
__
T
__
計(jì)數(shù)控制端（低電平有效）
P0～P3 并行數(shù)據(jù)輸入端
L
__
D
_ _
同步并行置入控制端（低電平有效）
Q0－Q3 輸出端
U/D
_ _
加/減計(jì)數(shù)方式控制端
邏輯圖及封裝圖