集成電路電磁騷擾測(cè)試方法

集成電路電磁騷擾測(cè)試方法:摘要：本文分析了高頻數(shù)字集成電路產(chǎn)生電磁發(fā)射的原因及其電磁發(fā)射的測(cè)量原
理，簡(jiǎn)要說(shuō)明了集成電路電磁騷擾的幾種測(cè)試方法及其理論依據(jù)，介紹了法拉第
籠法與磁場(chǎng)探頭法的測(cè)試系統(tǒng)及其在產(chǎn)品設(shè)計(jì)方面的應(yīng)用前景。
Abstract: this paper analysis the cause of Integrated circuits electromagnetic emission
and principle of test. Several electromagnetic emission test methods be described.
in particular, test system and it’s function of workbench faraday cage method and
magnetic probe method be introduced in detail.
關(guān)鍵詞： 集成電路、電磁兼容、測(cè)試
integrated circuits electromagnetic emission test
一、前言：
集成電路產(chǎn)業(yè)是我國(guó)高新技術(shù)產(chǎn)業(yè)的一個(gè)重要部分，它帶動(dòng)了其它產(chǎn)業(yè)的蓬
勃發(fā)展，集成電路已成為各個(gè)行業(yè)中電子、機(jī)電設(shè)備智能化的核心，起著十分重
要的作用。
集成電路的廣泛應(yīng)用，反過(guò)來(lái)對(duì)其又提出了更高的要求，人們需要性能更好、
可靠性高、成本更低的集成電路。從20世紀(jì)60年代以來(lái)正如摩爾定律預(yù)計(jì)的那
樣每隔18到24個(gè)月芯片上的元件數(shù)翻了一番，出現(xiàn)了在芯片的價(jià)格持續(xù)降低的
同時(shí)，性能和可靠性不斷提高的行業(yè)特點(diǎn)。集成的元件數(shù)的提高可以通過(guò)減小芯
片上的關(guān)鍵尺寸（CD）或最小化特征尺寸來(lái)實(shí)現(xiàn)，這樣在集成度提高的同時(shí)芯
片的速度也提高了。由于集成電路通過(guò)高速的脈沖數(shù)字信號(hào)來(lái)進(jìn)行工作，工作頻
率越高產(chǎn)生的電磁騷擾頻譜越寬，越容易引起對(duì)外輻射的電磁兼容方面的問(wèn)題。
近年來(lái)越來(lái)越多的電路設(shè)計(jì)人員和應(yīng)用人員開(kāi)展集成電路的電磁兼容設(shè)計(jì)和測(cè)
試方法的研究，電磁兼容性已成為衡量集成電路性能的又一重要技術(shù)指標(biāo)。
隨著集成電路集成度的提高，越來(lái)越多的元件集成到芯片上，電路的功能和
密度增加了，傳輸脈沖電流的速度提高了，工作電壓降低了，集成電路本身的電
磁騷擾與抗干擾問(wèn)題已成為集成電路的設(shè)計(jì)、制造業(yè)關(guān)注的課題。
集成電路電磁兼容的研究不僅涉及集成電路自身的電磁騷擾與抗擾度測(cè)試
和設(shè)計(jì)方法研究，而且有必要與集成電路的應(yīng)用相結(jié)合，將強(qiáng)制性標(biāo)準(zhǔn)對(duì)設(shè)備和
系統(tǒng)的電磁兼容要求，結(jié)合到集成電路的設(shè)計(jì)中，使電路更易于設(shè)計(jì)出符合標(biāo)準(zhǔn)
的最終產(chǎn)品。電磁騷擾小的集成電路更有利于產(chǎn)品的電磁兼容設(shè)計(jì)，可以減少系
統(tǒng)設(shè)計(jì)的負(fù)擔(dān)，節(jié)約濾波、屏蔽等措施的費(fèi)用，因此開(kāi)展集成電路的電磁兼容設(shè)
計(jì)和檢測(cè)研究能為電路的應(yīng)用提供設(shè)計(jì)指南，節(jié)約最終產(chǎn)品的成本。