ESR，ESL，如何影響電容？資料下載

看到這個標(biāo)題, 估計很多人已經(jīng)笑了. 如果看完這篇文章你還在笑, 那說明你真的很了解. 如果你真的覺得自己了解, 那就不用繼續(xù)往下看了. 我記得當(dāng)年畢業(yè)找工作時面試了大大小小10幾家公司, 形形色色的面試題也見了不少, 但關(guān)于RLC最最基本的電路相關(guān)問題幾乎是必問的, 更有甚者幾乎一半問題都是與此有關(guān). 為什么? 一切都是從基礎(chǔ)開始的. 這是一句我以后會不斷重復(fù)的話, 這也是我目前為止對電路的理解. 再復(fù)雜再酷炫的電路也離不開這些, 如果真的搞明白了, 對以后理解更高級的東西會有很大的幫助. 眾所周知, 電容, 兩邊加上電壓, 就能開始充電儲存電荷. 理想狀態(tài)下, 就是一個C: 可現(xiàn)實永遠是殘酷的, 你會發(fā)現(xiàn)你所做的一切幾乎都是和在這些非理想的問題作斗爭. ESR(Equivalent Series Resistance): 如果你去看電容的datasheet(比如去Murata的關(guān)網(wǎng)隨便找一個), 每個非理想電容都會有一個叫ESR的指標(biāo). 顧名思義, 電容本身會有一個等效串聯(lián)電阻, 那么電容的等效電路就變成了: 這個電阻一般有多大呢? 通常是在100mΩ ~ 1000mΩ不等, 具體數(shù)值大小根據(jù)電容種類和電容值大小來定, 這里先不細說, 我會在之后比較不同電容的區(qū)別時詳細講解. 那么肯定會有人問這么小的串聯(lián)電阻, 會有什么大的影響么? 不好意思, 還真會有, 在要求極其苛刻情況下還會把兩個電容并聯(lián)以減小ESR. 比如 LDO 的output capacitor, 如果這個ESR過大或者過小, 很有可能會引起LDO的stability問題. 另一方面, 當(dāng)電容被用做電源的decoupling cap時, 你希望的是這個R越小越好. 當(dāng)電容被用做的decoupling cap時, 其作用是為了提供高頻的電流供給. 假如你的芯片電源會有一個非常短暫的100mA的peak current, 而且這個電流幾乎是你的decoupling cap來提供的, 如果你的電容ESR有1Ω,想象一下100mA的電流流過這個電阻, 到達另一端的時候, 已然有了100mV的壓降了. 所以一句話: 通常情況下, 你希望這個電阻越小越好. 除了用于例如LDO的輸出電容, ESR的大小會影響到LDO的穩(wěn)定性, 但這個問題說來話長, 有機會單獨開一篇細講. 說完R, 我們來講講L. ESL(Equivalent Series Inductance): 很多情況下這是一個往往被人忽略的一個指標(biāo), 你經(jīng)常會看到ESR的spec, 很多電容的datasheet往往都沒有ESL這個spec在里面. 但是隨著信號頻率的越來越高, ESL是完全不能被忽視的. 既然如此, 電容的等效電路又要變成這樣: ESL主要影響的是電容的高頻特性. 通常這個ESL是很小的, 即便如此, 當(dāng)信號的頻率高到一定程度, 這個L的阻抗會變得不可忽略, 當(dāng)頻率繼續(xù)升高, Z_{L} 會逐漸的變大, 因此電容就開始逐漸的開始看起來像一個電感. 同樣的情況, decoupling cap其中一個重要的作用是用來提供瞬時的大電流的, 而這里的L會嘗試阻止電流的瞬時變化, 因而如果ESL太大, 會使得decoupling cap的作用大大降低, 尤其是在高頻的情況下. 上圖來自: 通常情況下, 當(dāng)你打開一個電容的datasheet, 你會找到如上圖所示的一個電容阻抗 v.s. 頻率的一個圖表. 這張圖清楚的表示了ESR和ESL是如何改變理想電容的阻抗v.s. 頻率的曲線的.? (mbbeetchina)