SFF SDR小型軟件無線電平臺的詳細資料介紹

SFF SDR小型軟件無線電平臺的詳細資料介紹

　　主要優(yōu)勢

　　小體積便于攜帶 設備齊全 每個處理器具有嵌入的獨立電源監(jiān)控 從基帶到天線的無縫軟硬件集成 支持基于模型的設計工具，加速原型驗證 集成了故障解決和硬件在回路驗證的能力 平臺集成了GPP、DSP和FPGA，使得它能夠很容易實現(xiàn)一個完整的無線電的各個協(xié)議層 容易支持第三方的RF和I/O板卡 可以通過以太網實現(xiàn)遠距離訪問

　　關鍵特點

　　SFF SDR開發(fā)平臺具有以下特點：

　　TI的TMS320DM6446 DSP片上系統(tǒng)（SOC） C64x+ DSP 核， 594 MHz主頻 ARM926 核， 297 MHz主頻 豐富的外設資源，包括串口、USB、EMAC、DDR2 EMIF以及視頻口 Xilinx的Virtex-4 SX35系列FPGA TI公司的ADS5500， 具有125M的采樣率， 14bit雙通道模數轉化 TI公司的DAC5687，具有500M的采樣率， 16bit雙通道數模轉化 可選擇的帶寬（5MHz到20MHz） 標準接口——允許核其它板卡連接 RF模塊能在360MHz至960MHz間工作 可以選擇第二個RF模塊來實現(xiàn)全雙工通信或者覆蓋其它的頻帶 Boot loader存在Flash中，以實現(xiàn)平臺的自動運行

　　TI的TMS320DM6446 DSP SOC 297MHz的ARM926EJ-S RISC CPU 594MHz C64x+ DSP Xilinx的Virtex-4 SX35 FPGA TI的用來實現(xiàn)電源管理的MSP430 MCU 128MB DDR2 SDRAM 128MB NAND flash TI的立體聲音頻編解碼器（8kHz 到48kHz） 10/100Mbps以太網 支持JTAG HMI（LED、按鈕和開關） 數據轉化模塊雙通道14bit，125MSPS的輸入（TI的ADS5500 ADC） 雙通道16bit，500MSPS的輸出（TI的DAC5687 DAC） 復合時鐘源 兩個外部時鐘輸入（ADC和DAC） 10MHz的板級參考時鐘 同步參考時鐘輸入