設(shè)計(jì)無(wú)線電使用零中頻架構(gòu)有什么優(yōu)勢(shì)

　　零中頻（ZIF） 架構(gòu)自無(wú)線電初期即已出現(xiàn)。如今，ZIF架構(gòu)可以在幾乎所有消費(fèi)無(wú)線電應(yīng)用中找到，無(wú)論是電視、手機(jī)，還是藍(lán)牙技術(shù)。

　　零中頻（ZIF） 架構(gòu)之所以得到如此廣泛的普及，主要是因?yàn)榻?jīng)驗(yàn)一再地證明了，在任何無(wú)線電技術(shù)中，該架構(gòu)具有最低的成本、最低的功耗和最小的尺寸等優(yōu)勢(shì)。從歷史上來(lái)看，該架構(gòu)在要求高性能的應(yīng)用中運(yùn)用較少。然而，在無(wú)線連接需求不斷增長(zhǎng)、頻譜變得日益擁擠的情況下，就需要改變現(xiàn)狀，以便在基礎(chǔ)設(shè)施中繼續(xù)經(jīng)濟(jì)地部署無(wú)線電技術(shù)，為我們的無(wú)線需求提供支撐。當(dāng)代的零中頻架構(gòu)可以滿(mǎn)足這些需求，因?yàn)檫@些架構(gòu)面臨的諸多普遍性缺陷已通過(guò)工藝、設(shè)計(jì)、分區(qū)和算法的組合得到克服。ZIF技術(shù)取得的最新進(jìn)步對(duì)現(xiàn)有高性能無(wú)線電架構(gòu)形成了挑戰(zhàn)，其帶來(lái)的新產(chǎn)品取得了性能上的突破，能夠?qū)崿F(xiàn)ZIF技術(shù)以前望塵莫及的新型應(yīng)用。本文將探討ZIF架構(gòu)的諸多優(yōu)勢(shì)，介紹這些優(yōu)勢(shì)可使無(wú)線電設(shè)計(jì)性能達(dá)到的新高度。

　　無(wú)線電工程師面臨的挑戰(zhàn)

　　不斷增多的需求給當(dāng)今的收發(fā)器架構(gòu)師帶來(lái)了挑戰(zhàn)，因?yàn)槲覀儗?duì)無(wú)線設(shè)備和應(yīng)用的需求呈持續(xù)增長(zhǎng)之勢(shì)。結(jié)果，消費(fèi)者需要持續(xù)訪問(wèn)更多的帶寬數(shù)年以來(lái)，設(shè)計(jì)師已經(jīng)從單載波無(wú)線電走向多載波無(wú)線電技術(shù)。當(dāng)一個(gè)頻段的頻譜被全部占用時(shí)，就分配新的頻段；目前，必須為40多個(gè)無(wú)線頻段提供服務(wù)。由于運(yùn)營(yíng)商在多個(gè)頻段都有頻譜，并且這些資源必須協(xié)調(diào)起來(lái)，所以，如今的趨勢(shì)是走向載波聚合，而載波聚合則會(huì)導(dǎo)致多頻段無(wú)線電。這又會(huì)帶來(lái)更多的無(wú)線電，其性能更高，需要更優(yōu)秀的帶外抑制性能，更出色的輻射性能，以及更低的功耗水平。雖然無(wú)線需求在快速增長(zhǎng)，但功耗和空間預(yù)算并未增長(zhǎng)。事實(shí)上，在功耗和空間節(jié)省需求不斷增強(qiáng)的條件下，同時(shí)降低碳排放和物理尺寸非常重要。為了實(shí)現(xiàn)這些目標(biāo)，需要從新的視角去認(rèn)識(shí)無(wú)線電架構(gòu)和分區(qū)。

　　集成

　　為了增加特定設(shè)計(jì)中的無(wú)線電數(shù)目，必須減小每件無(wú)線電器件的尺寸。傳統(tǒng)方法是逐步把更多的設(shè)計(jì)集成到一片硅片當(dāng)中。雖然從數(shù)字角度來(lái)看，這樣做可能是合理的，但是，為了集成而集成模擬功能的做法不見(jiàn)得有意義。其中一個(gè)原因是，無(wú)線電中的許多模擬功能是無(wú)法有效集成的。例如，在圖1所示的傳統(tǒng)中頻采樣接收器中，中頻采樣架構(gòu)有四個(gè)基本級(jí)：低噪聲增益和射頻選擇級(jí)、頻率轉(zhuǎn)換級(jí)、中頻增益和選擇級(jí)以及檢測(cè)級(jí)。選擇級(jí)一般使用SAW濾波器這些器件都不能集成，因此，必須部署在片外。雖然射頻選擇級(jí)是由壓電或機(jī)械器件提供的，但有時(shí)中頻濾波器會(huì)使用LC濾波器。盡管LC濾波器有時(shí)可能會(huì)集成到單片結(jié)構(gòu)中，但是，濾波器性能的犧牲（Q和插入損耗）以及數(shù)字化器（檢波器）采樣速率必要的增加會(huì)提高總功耗。數(shù)字化器（模數(shù)轉(zhuǎn)換器）必須以低成本CMOS工 藝制成，以使 成 本和功耗保持于合理水平。當(dāng)然可以用雙極性工藝制造，但結(jié)果會(huì)導(dǎo)致器件尺寸和功耗的增加，有悖于優(yōu)化尺寸的初衷。所以，標(biāo)準(zhǔn)CMOS工藝是這種功能的最佳制造工藝。這就為集成高性能放大器，尤其是中頻級(jí)，造成了極大的挑戰(zhàn)。雖然CMOS工藝可以集成放大器，但是很難從針對(duì)低功耗和低電壓而優(yōu)化過(guò)的工藝中取得需要的性能。另外，在片上集成混頻器和中頻放大器要求把級(jí)間信號(hào)路由到片外，以便訪問(wèn)中頻和抗混疊濾波器，然后再數(shù)字化，因而失去了集成的諸多優(yōu)勢(shì)。這樣做就達(dá)不到集成的目的，因?yàn)榻Y(jié)果會(huì)增加引腳數(shù)和封裝尺寸。另外，關(guān)鍵的模擬信號(hào)每次通過(guò)一個(gè)封裝引腳時(shí)，就會(huì)犧牲一些性能。