QorIQ通信處理器的詳細(xì)介紹

　　從模擬制式手機(jī)到2G、3G、4G甚至是未來(lái)的5G，每到轉(zhuǎn)折期就有一些人被技術(shù)牽絆而不知何去何從，飛思卡爾半導(dǎo)體總是能應(yīng)景推出相應(yīng)的通信處理器等創(chuàng)新產(chǎn)品，為通信時(shí)代的跨越保駕護(hù)航。在物聯(lián)網(wǎng)時(shí)代，通信處理器不再屬于稀缺資源而被少數(shù)企業(yè)掌握，并且更新速度加快，倒逼知名廠商處于“逆水行舟不進(jìn)則退”的境地，要繼續(xù)做領(lǐng)頭羊，需要針對(duì)新時(shí)期的“痛點(diǎn)”更新產(chǎn)品。飛思卡爾QorIQ T1024/14和T1023/13通信處理器就是眾多新品之一，這些新處理器采用28 nm技術(shù)，將性能領(lǐng)先的Power Architecture e5500處理器內(nèi)核與運(yùn)行頻率高達(dá)1.4 GHz的先進(jìn)緩存架構(gòu)、應(yīng)用領(lǐng)先的卸載引擎和面向未來(lái)、低功耗的內(nèi)存子系統(tǒng)整合在一起，它們主要針對(duì)低成本的企業(yè)和服務(wù)供應(yīng)商邊緣和網(wǎng)絡(luò)控制應(yīng)用。 “芯”核心的執(zhí)著雙核QorIQ T1024和T1023通信處理器及單核QorIQ T1014和T1013通信處理器配備64位內(nèi)核，基于Power Architecture技術(shù)構(gòu)建，提供網(wǎng)絡(luò)和電信應(yīng)用所需的高性能數(shù)據(jù)通路加速架構(gòu)（DPAA）和網(wǎng)絡(luò)外設(shè)總線接口。ARM核現(xiàn)在從低端到高端已經(jīng)全面鋪開(kāi)，很多處理器廠商都在逐漸弱化甚至放棄自有架構(gòu)處理器的開(kāi)發(fā)。飛思卡爾采取了“雙管齊下”的策略，雖然其基于ARM核的處理器已經(jīng)跑在同行前列，但卻在仍然執(zhí)著地堅(jiān)持自己“芯”核心——Power Architecture。QorIQ T1024/14和T1023/13就基于單/雙Power Architecture e5500內(nèi)核，運(yùn)行頻率達(dá)1.4 GHz。采用混合32位模式，支持原有軟件，并可向64位架構(gòu)平穩(wěn)過(guò)渡。 e5500架構(gòu)是飛思卡爾e500內(nèi)核的兩倍，它的設(shè)計(jì)頻率高達(dá)2.5 GHz，可以運(yùn)行在64位或32位模式。64位e5500內(nèi)核實(shí)現(xiàn)了諸多改進(jìn)，包括支持多核SoC實(shí)施方案以及異構(gòu)多核處理器。在e5500 64位內(nèi)核上的技術(shù)進(jìn)步，實(shí)現(xiàn)了集成度和性能的獨(dú)特結(jié)合，在非常低的功率范圍內(nèi)達(dá)到了非常高的性能水平，為嵌入式能效設(shè)定了一個(gè)基準(zhǔn)。e5500技術(shù)基于Power架構(gòu)指令集 （ISA）v2.06，有以下特性：一個(gè)亂序執(zhí)行的7級(jí)流水線；64 GB的更高平面尋址內(nèi)存空間；6高性能經(jīng)典浮點(diǎn)單元（FPU）支持 IEEE754浮點(diǎn)運(yùn)算；混合32位模式，支持傳統(tǒng)的軟件，并可過(guò)渡到64位架構(gòu)；L1緩存，背面L2緩存加上共享L3緩存。