如何實(shí)現(xiàn)DSP和SDRAM數(shù)據(jù)讀取

　　在 DSP 應(yīng)用系統(tǒng)中，需要大量外擴(kuò)存儲(chǔ)器的情況經(jīng)常遇到。例如，在數(shù)碼相機(jī)和攝像機(jī)中，為了將現(xiàn)場(chǎng)拍攝的諸多圖片或圖像暫存下來(lái)，需要將 DSP 處理后的數(shù)據(jù)轉(zhuǎn)移到外存中以備后用。從目前的存儲(chǔ)器市場(chǎng)看，SDRAM 由于其性能價(jià)格比的優(yōu)勢(shì)，而被 DSP 開(kāi)發(fā)者所青睞。DSP 與 SDRAM 直接接口是不可能的。 FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）由于其具有使用靈活、執(zhí)行速度快、開(kāi)發(fā)工具豐富的特點(diǎn)而越來(lái)越多地出現(xiàn)在現(xiàn)場(chǎng)電路設(shè)計(jì)中。本文用 FPGA 作為接口芯片，提供控制信號(hào)和定時(shí)信號(hào)，來(lái)實(shí)現(xiàn) DSP 到 SDRAM 的數(shù)據(jù)存取。

　　1 、SDRAM 介紹

　　本文采用的 SDRAM 為 TMS626812A，圖 1 為其功能框圖。它內(nèi)部分為兩條，每條 1M 字節(jié)，數(shù)據(jù)寬度為 8 位，故存儲(chǔ)總?cè)萘繛?2M 字節(jié)。所有輸入和輸出操作都是在時(shí)鐘 CLK 上升沿的作用下進(jìn)行的，刷新時(shí)鐘交替刷新內(nèi)部的兩條 RAM。TMS626812A 主要有六條控制命令，它們是：條激尖 / 行地址入口、列地址入口 / 寫(xiě)操作、列地址入口 / 讀操作、條無(wú)效、自動(dòng)刷新、自動(dòng)刷新。 SDRAM 與 TMS320C54x 接口中用到的命令主要有：MRS、DEAC、ACTV、WRT-P、READ-P 和 REFR。這里，設(shè)計(jì)目的就是產(chǎn)生控制信號(hào)來(lái)滿(mǎn)足這些命令的時(shí)序要求。關(guān)于 TMS626812A 的具體說(shuō)明可以查看其數(shù)據(jù)手冊(cè)。

　　2 、SDRAM 與 TMS320C54x 之間的通用接口

　　圖 2 是 DSP 與 SDRAM 的通用接口框圖，圖中 DSP I/F 代表 TMS320C54x 端接口單元，SDRAM CNTL 代表 SDRAM 端接口控制單元。SDRAM 被設(shè)置成一次性讀寫(xiě) 128 個(gè)字節(jié)，而 DSP 一次只讀寫(xiě)一個(gè)字節(jié)，因而建立了兩個(gè)緩沖區(qū) B0、B1 來(lái)緩存和中轉(zhuǎn)數(shù)據(jù)。B0、B1 大小都為 128 字節(jié)，而且映射到 DSP 中的同一地址空間。盡管 B0、B1 對(duì)應(yīng)于同一地址空間，但對(duì)兩個(gè)緩沖區(qū)不能在同一時(shí)刻進(jìn)行合法訪問(wèn)。實(shí)際上，當(dāng) B0 被 DSP 訪問(wèn)時(shí)，B1 就被 SDRAM 訪問(wèn)，反之也成立。若 DSP 向 B1 寫(xiě)數(shù)據(jù)，SDRAM 就從 B0 讀數(shù)據(jù)；而當(dāng) SDRAM 的數(shù)據(jù)寫(xiě)到 B0 中時(shí)，DSP 就從 B1 讀數(shù)據(jù)。兩者同時(shí)從同一緩沖區(qū)讀或?qū)懚紝⒓ぐl(fā)錯(cuò)誤。上邊所述的數(shù)據(jù)轉(zhuǎn)移方式有兩種好處：一是加速了 TMS320C54x 的訪問(wèn)速度，二是解決了二者之間的時(shí)鐘不同步問(wèn)題。