Xilinx Kria KV260套件的第一個硬件項目

描述

警告：這不是一個完整的項目，而只是一個禁用風(fēng)扇的簡短技巧。

通過克隆 Vitis 平臺存儲庫并為 Vivado 構(gòu)建第一個平臺，我了解到實際的風(fēng)扇是由 KV260 上使用的 SOM 上使用的實際設(shè)備封裝上的引腳 A12 驅(qū)動的。

對于第一個項目，我只需將控制信號連接到邏輯“1”來關(guān)閉風(fēng)扇。下一步當(dāng)然將包括一個不錯的溫控風(fēng)扇控制器，但首先我希望在不拉線的情況下停止煩人的聲音。

從添加 IP 中選擇“常量”并接受默認(rèn)設(shè)置。

?

?

使用右鍵單擊畫布選擇創(chuàng)建端口并創(chuàng)建一個名為“fan_enable_b”的輸出

?

通過從常量到端口拉線來連接兩個組件。

IPI 框圖

?

下一步是為 Block Design 創(chuàng)建一個 HDL 包裝器。

?

?

通過右鍵單擊設(shè)計源樹中的 .bd 文件，您可以選擇“創(chuàng)建 HDL Wrapper”并單擊以簡單地使用默認(rèn)選擇。

在 RTL 分析部分，您可以創(chuàng)建原理圖，這是您可以將正確的封裝引腳分配給創(chuàng)建的輸出端口的眾多要點之一。

?

?

將端口分配給封裝引腳 A12 并選擇 LVCMOS33 作為 I/O 標(biāo)準(zhǔn)。

現(xiàn)在您已準(zhǔn)備好完全編譯項目并生成比特流以在 Kria SOM 上配置 Zynq UltraScale+ 器件的 PL 部分。

只需從 Flow Navigator 的 Program and Debug 部分單擊“Generate Bitstream”，Vivado 就會執(zhí)行到達(dá)該點所需的所有步驟。這涉及到各種設(shè)計規(guī)則檢查、綜合和實際實現(xiàn)。我不會在這里詳細(xì)介紹，

?

使用 microUSB 電纜和連接器 J4 將電路板連接到您的 PC 后，您應(yīng)該能夠連接到設(shè)備并使用比特流重新編程 xck26_0 設(shè)備。這將破壞在 PL 部分運行的加速應(yīng)用程序，但風(fēng)扇將停止運行，并且使用硬件管理器的 SysMon，您可以看到設(shè)備的溫度開始攀升。我的溫度穩(wěn)定在 54 攝氏度，這對于記錄但使用 JTAG 接口報告芯片溫度的設(shè)備來說應(yīng)該沒問題。當(dāng)然，這在實際項目中不可用，您應(yīng)該始終實施控制方案，以便在溫度開始上升到所需值以上（或接近數(shù)據(jù)表中指定的最高溫度）時立即啟動風(fēng)扇。

就像上面的警告中所述，這只是一個快速而骯臟的黑客攻擊，您可以利用獲得的知識為 KV260 啟動適當(dāng)?shù)臒峥刂苹芈吩O(shè)計。

?