SPI總線協(xié)議和SPI時(shí)序圖的詳細(xì)資料講解

　　SPI，是英語 Serial Peripheral Interface 的縮寫，顧名思義就是串行外圍設(shè)備接口。SPI，是一種高速的，全雙工，同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳，同時(shí)為 PCB 的布局上節(jié)省空間，提供方便，正是出于這種簡單易用的特性，現(xiàn)在越來越多的芯片集成了這種通信協(xié)議。

　　SPI 是一個(gè)環(huán)形總線結(jié)構(gòu)，由 ss（cs）、sck、sdi、sdo 構(gòu)成，其時(shí)序其實(shí)很簡單，主要是在 sck 的控制下，兩個(gè)雙向移位寄存器進(jìn)行數(shù)據(jù)交換。

　　上升沿發(fā)送、下降沿接收、高位先發(fā)送。

　　上升沿到來的時(shí)候，sdo 上的電平將被發(fā)送到從設(shè)備的寄存器中。

　　下降沿到來的時(shí)候，sdi 上的電平將被接收到主設(shè)備的寄存器中。

　　假設(shè)主機(jī)和從機(jī)初始化就緒：并且主機(jī)的 sbuff=0xaa （10101010），從機(jī)的 sbuff=0x55 （01010101），下面將分步對 spi 的 8 個(gè)時(shí)鐘周期的數(shù)據(jù)情況演示一遍（假設(shè)上升沿發(fā)送數(shù)據(jù)）。

　　一、技術(shù)性能 SPI 接口是 Motorola 首先提出的全雙工三線同步串行外圍接口，采用主從模式（Master Slave）架構(gòu)；支持多 slave 模式應(yīng)用，一般僅支持單 Master。

　　時(shí)鐘由 Master 控制，在時(shí)鐘移位脈沖下，數(shù)據(jù)按位傳輸，高位在前，低位在后（MSB first）；SPI 接口有 2 根單向數(shù)據(jù)線，為全雙工通信，目前應(yīng)用中的數(shù)據(jù)速率可達(dá)幾 Mbps 的水平。

　　二、接口定義

　　SPI 接口共有 4 根信號線，分別是：設(shè)備選擇線、時(shí)鐘線、串行輸出數(shù)據(jù)線、串行輸入數(shù)據(jù)線。

　　（1）MOSI：主器件數(shù)據(jù)輸出，從器件數(shù)據(jù)輸入

　　（2）MISO：主器件數(shù)據(jù)輸入，從器件數(shù)據(jù)輸出

　?。?）SCLK ：時(shí)鐘信號，由主器件產(chǎn)生

　?。?）/SS：從器件使能信號，由主器件控制

　　三、內(nèi)部結(jié)構(gòu)