通用異步串行接口的VHDL實(shí)用化設(shè)計(jì)

通用異步串行接口（Universal Asynchronous Receiver Transmitter，UART）
在通信、控制等領(lǐng)域得到了廣泛應(yīng)用。根據(jù)UART 接口特點(diǎn)和應(yīng)用需求，以提
高VHDL 設(shè)計(jì)的穩(wěn)定性和降低功耗為目標(biāo)，本文討論了UART 接口中時(shí)鐘域劃
分、時(shí)鐘分頻、亞穩(wěn)態(tài)、同步FIFO 設(shè)計(jì)等問題和解決方案。
關(guān)鍵詞：通用異步串行接口 VHDL 亞穩(wěn)態(tài) 現(xiàn)場可編程邏輯陣列
FPGA 從實(shí)現(xiàn)粘合邏輯逐步發(fā)展成為設(shè)計(jì)平臺的核心，在電子、通信以及航
空航天等領(lǐng)域得到了廣泛應(yīng)用。本人最近實(shí)現(xiàn)的中頻軟件無線電硬件平臺，就以
FPGA 為核心，實(shí)現(xiàn)上變頻、下變頻等中頻數(shù)字信號處理，并且構(gòu)成A/D/A、DSP
和ARM 模塊之間的通信中心。這種以FPGA 為核心的架構(gòu)使得硬件平臺結(jié)構(gòu)靈
活，具有可重構(gòu)性，為軟件無線電的各種算法分配方案提供了有力支撐。
除了和 TMS320C6416 之間的數(shù)據(jù)流采用EMIF 接口外，F(xiàn)PGA 的其它接口
均采用UART。為了軟件開發(fā)和移植的便利，UART 設(shè)計(jì)要做到兼容ST16C550
的功能。穩(wěn)定可靠則是作為軟件無線電硬件平臺關(guān)鍵接口的基本要求。考慮到嵌
入式系統(tǒng)的特點(diǎn)，在設(shè)計(jì)中應(yīng)盡量降低功耗。本文圍繞這些目標(biāo)，介紹了在UART
實(shí)用化設(shè)計(jì)中所遇到的一些重要問題、解決方案以及最終結(jié)果。