如何使用SDR設(shè)計實(shí)現(xiàn)自適應(yīng)泛速率復(fù)分接及糾錯編碼

　　軟件無線電技術(shù)的主要思想是，在通用的硬件平臺上通過軟件加載和重構(gòu)實(shí)現(xiàn)多頻段、多模式、多標(biāo)準(zhǔn)的通信，使不同電臺互聯(lián)互通。由于SDR（軟件無線電）平臺具有數(shù)字化可編程的性能特點(diǎn)，因此在面對不同用戶的不同需求時，或者在面對不同系統(tǒng)間進(jìn)行連接操作時，只要相應(yīng)地更改配置軟件模塊，就能實(shí)現(xiàn)互通。但是現(xiàn)在通常研究的軟件無線電內(nèi)容或者僅停留在數(shù)學(xué)模型仿真階段，又或者是停留在調(diào)制解調(diào)，編譯碼等常規(guī)模式的研究實(shí)現(xiàn)上，在面對未來通信技術(shù)的發(fā)展趨勢時，尚不能完全體現(xiàn)其通用性，靈活性及開放性。而且，大多數(shù)軟件無線電平臺只能對一路標(biāo)準(zhǔn)碼速的數(shù)據(jù)進(jìn)行調(diào)制解調(diào)，不能實(shí)現(xiàn)多路數(shù)據(jù)的傳輸，因此本課題在研究傳統(tǒng)模式的內(nèi)容上對僅能實(shí)現(xiàn)標(biāo)準(zhǔn)碼速數(shù)字信號進(jìn)行處理的SDR平臺，做出了進(jìn)一步的改良和拓展，完成了對更多非標(biāo)準(zhǔn)數(shù)據(jù)的處理和融合，最終實(shí)現(xiàn)了對多路不同碼速數(shù)據(jù)的復(fù)分接。

　　具體來說，本課題通過對FPGA芯片進(jìn)行Verilog語言編程，設(shè)計了自適應(yīng)泛速率多路數(shù)據(jù)綜合方案，在發(fā)送端將7路碼速率介于32Kb/s-220Kb/s的數(shù)據(jù)復(fù)接成一路2.048Mb/s的標(biāo)準(zhǔn)基群碼流，并依靠SDR軟件無線電平臺的調(diào)制功能將其發(fā)送出去，而在接收端則相應(yīng)實(shí)現(xiàn)了對發(fā)送端數(shù)據(jù)的無誤還原。經(jīng)過不斷實(shí)踐和改進(jìn)，本課題在碼速率檢測，跨時鐘域緩存讀寫等方面進(jìn)行了創(chuàng)新。此外，本課題還著重對數(shù)據(jù)傳輸組幀技術(shù)，同步技術(shù)，糾錯編碼以及基于SDR軟件無線電的DDS（數(shù)字頻率合成）調(diào)制信號源等技術(shù)的應(yīng)用進(jìn)行了研究。