SoC的低功耗設計

　　面向便攜式設備的SoC設計，不僅僅要求性能高、體積小，更要求功耗低。一般而言，SoC的靜態(tài)功耗很小，而對負載電容充放電的動態(tài)功耗很大。

　　SoC內(nèi)部，總線上掛著很多功能設備，導致總線的電容負載很大。如果總線與片外設備聯(lián)系，那么，它還要驅(qū)動很長的片外連線以及片外設備，負載高達50pF，比SoC內(nèi)部各個節(jié)點的電容負載0.05pF高出三個量級。一般而言，總線的功耗占SoC總功耗的10%80%一個已經(jīng)對內(nèi)部電路優(yōu)化過的SoC，總線功耗約占5 0%。隨著寬度的增加，總線消耗的功率占SoC總功率的比重越來越大，因此，總線的低功耗設計很重要。

　　很多通過減少總線動態(tài)翻轉(zhuǎn)來降低總線功耗的算法已經(jīng)被提出來。數(shù)據(jù)總線的數(shù)據(jù)隨機性較大，地址總線的地址向量連續(xù)性較大。它們傳送的數(shù)值各有特點，所以，針對不同類型總線的算法也不一樣。針對數(shù)據(jù)總線有bus-inve rt算法，針對地址總線有PBE （Page-Ba s ed　Encoding）算法、WZE（Working Zone Encoding）算法等。本文利用地址總線零翻轉(zhuǎn)編碼方法，通過設計編碼器和解碼器的結(jié)構(gòu)，有效地降低SoC地址總線的功耗。
?