并行測試技術(shù)的現(xiàn)狀及其發(fā)展趨勢

并行測試（Parallel Test）擁有減少測試時間，降低測試成本的強大優(yōu)勢，正成為研究熱點之一。首先介紹了并行測試技術(shù)產(chǎn)生的背景，總結(jié)了國內(nèi)外的研究現(xiàn)狀；接著介紹了實現(xiàn)并行測試的幾種結(jié)構(gòu)；最后展望了并行測試技術(shù)的發(fā)展趨勢。
傳統(tǒng)ATS的測試方法是順序測試，一次僅能測試一個被測件（UUT，Unit Under Test）的某一個參數(shù)。計算機要么在等待UUT到達指定狀態(tài)，要么在等待儀器完成測試，CPU和儀器有多達80％的時間處于空閑狀態(tài)，整個系統(tǒng)的測試效率極低［1］。
20世紀末，隨著微電子技術(shù)的飛速發(fā)展，這種測試方式已經(jīng)不能滿足印刷電路板（PCB）、通訊產(chǎn)品和片上系統(tǒng)（SoC）等集成電路（Integrated Circuit）測試領(lǐng)域中UUT大批量且日益復(fù)雜的特點，產(chǎn)品的測試成本在總成本中的比重越來越大。為了降低成本、減少測試時間，并行處理技術(shù)被引入并得到廣泛應(yīng)用，形成了并行測試技術(shù)，并開始得到越來越多的關(guān)注。1996年，在美國國防部自動測試系統(tǒng)執(zhí)行局（DoD ATS EAO）的統(tǒng)一協(xié)調(diào)下，美軍與工業(yè)界聯(lián)合提出了下一代ATS“NxTest”的體系結(jié)構(gòu)，將并行測試技術(shù)列為關(guān)鍵技術(shù)之一來研究。