高速串行信號測試（二）

　　分析一下抖動的定義，有兩個要點：抖動是時間的誤差；抖動是實際與理想之間的誤差。因此，在測試抖動的時候，我們需要明確這是一個時間量的測試；并且需要找到與之比較的理想信號。

　　越來越快的數(shù)據率意味著承載信息的比特位的時間長度（Unit Interval）會越來越短。對于 1Gbps 的 LVDS 信號，100ps Pk-Pk 的抖動也許不算什么；但是對于 PCIE Gen2.0，100ps pk-pk 的抖動意味著會占據一半的 UI。而 Receiver 數(shù)據采樣點恰好位于 50%UI 的位置，100ps 的抖動對 PCIE Gen2 是不能接受的。

　　抖動的類型有很多，不同的定義之間會有很大的差別。通常我們會在“抖動”這個術語前面增加一些限定詞：如TIE 抖動、cycle-cycle 抖動、period jitter 等。根據抖動的測試對象不同，我們可以簡單的把抖動分為時鐘抖動、數(shù)據抖動；時鐘抖動中可以細分為 period jitter、cycle-cycle jitter；數(shù)據抖動主要是 TIE。

　　TIE（Time interval Error）顧名思義及時數(shù)據信號各個條邊沿和理想信號條邊沿之間的差異。那么何謂理想的信號呢？我們想象一個數(shù)據率為 2.5Gbps 的理想信號，其一個 UI 的寬度是數(shù)學意義上的 400ps；實際的測試值多少會偏離這個理想的情況。在實際的工程應用中，理想的數(shù)據都是通過 CDR 之后的得到的 clock 來計算的。我們可以回憶一下上一節(jié)討論到的 CDR 的意義。

　　圖：數(shù)據 TIE 的定義。t1，t2，t3....為 TIE 樣本