CN0260 采用PGA的過采樣SAR ADC，可實現(xiàn)125 dB以上的動態(tài)范圍

CN0260 本應用可考慮的其他16位PulSAR ADC有 AD7983（16位，1.33 MSPS）和 AD7980（16位，1 MSPS）。也可選擇使用18位PulSAR ADC，包括 AD7986（18位，2 MSPS）、AD7984（18位，1.33 MSPS）和 AD7982（18位，1 MSPS)。 圖3顯示了用于評估該電路的基本測試設置。有關PCB的完整原理圖和布局，請參閱CN-0260設計支持包：http://www.analog.com/cn0260-designsupport。 輸入端切記使用低噪聲、低失真信號源，例如Agilent 33120A、Audio Precision System Two 2322，或等效器件。 許多應用需要寬動態(tài)范圍。電子秤系統(tǒng)通常使用最大滿量程輸出為1 mV至2 mV的稱重傳感器橋式傳感器。此類系統(tǒng)可能需要1,000,000：1水平的分辨率，以2 mV滿量程輸入為例子，此時需要高性能、低噪聲、高增益放大器和Σ-Δ調(diào)制器。同樣，醫(yī)療應用中的化學和血液分析通常使用光二極管傳感器，這些器件會產(chǎn)生極小的電流并且需要精確測量。某些應用，例如振動監(jiān)控系統(tǒng)，同時包含交流和直流信息，因此精確監(jiān)控大小兩種信號的能力至關重要。Σ-Δ型ADC在許多情況下雖然勝任，但如果需要交流和直流測量以及快速增益開關，則會受限制。 過采樣是以比奈奎斯特頻率高得多的速率來對輸入信號進行采樣的過程。一般說來，采樣頻率每提高一倍，原始信號帶寬內(nèi)的噪聲性能大約可改進3 dB。過采樣ADC之后是數(shù)字后處理，用以消除信號帶寬外部的噪聲，如圖2所示。 要實現(xiàn)最大動態(tài)范圍，可添加前端PGA級以增加極小信號輸入下的有效信噪比(SNR)。試考慮>126 dB的系統(tǒng)動態(tài)范圍要求。首先計算實現(xiàn)此動態(tài)范圍所需的最低均方根噪聲。例如，3 V輸入范圍(6 V p-p)具有2.12 V的滿量程均方根值(6/2√2)。最大容許系統(tǒng)噪聲如下計算 126 dB = 20 log（2.12 V/均方根噪聲） 因此均方根噪聲 ≈ 1 μV rms。 現(xiàn)在考慮系統(tǒng)更新速率，它決定系統(tǒng)容許的過采樣率和最大噪聲量（以輸入(RTI)為基準）。例如，16位、2.5 MSPS PulSAR ADC AD7985以600 kSPS（功耗為11 mW）和72倍過采樣率工作時，系統(tǒng)在均值和抽取后的有效吞吐速率為600 kSPS ÷ 72 = 8.33 kSPS。因此輸入信號限于約4 kHz的帶寬。 總均方根噪聲是噪聲密度(ND)乘以√f，最大容許輸入頻譜噪聲密度(ND)可如下計算 1 μV rms = ND × √4 kHz 即ND = 15.8 nV/√Hz。 根據(jù)RTI系統(tǒng)輸入噪聲的該品質(zhì)因數(shù)，可以選擇適當?shù)?a target='_blank' class='arckwlink_none'>儀表放大器，以提供充足的模擬前端增益（通過相關過采樣與ADC SNR相加），實現(xiàn)所需的126 dB。對于AD7985，典型SNR數(shù)值為89 dB，通過72倍過采樣還可獲得~18 dB的改善（72約為26，每翻一倍增加3 dB）。實現(xiàn)126 dB DR仍需要另外20 dB的改善，可以來自模擬PGA級提供的增益。儀表放大器必須提供≥20的增益（只要不超過15.8 nV/√Hz的噪聲密度規(guī)格）。 圖1顯示了實現(xiàn)上述前端PGA增益和ADC過采樣的系統(tǒng)級解決方案。輸入級使用AD8253——極低噪聲(10 nV/√Hz)的數(shù)字控制儀表放大器。增益選項如下： G = 1, 10, 100, 1000. AD8021是能夠驅動 AD7985的2.1 nV/√Hz低噪聲、高速放大器。該器件還會對AD8253輸出進行電平轉換和衰減。AD8253 和 AD8021 均采用2.25 V的外部共模偏置電壓工作，兩者結合以在ADC的輸入端維持相同共模電壓。基準電壓為4.5 V時，ADC的輸入范圍為0 V至4.5 V。 圖3. 用于測量系統(tǒng)性能的測試設置 ? AD8021的輸出使用高速ADC來測量。PGA增益可根據(jù)輸入信號的幅度動態(tài)設置。對于小信號輸入，增益設置為100。對于更大輸入，增益降低至1。 使用QFN封裝的16位、2.5 MSPS PulSAR ADC AD7985（功耗為11 mW）實施數(shù)字后處理，由于該器件具有快速采樣速率，還可用于在低輸入帶寬應用中實施高階過采樣。鑒于以輸入(RTI)為基準時完整系統(tǒng)噪聲預算為15.8 nV/√Hz（最大值），可以計算每個模塊的主要噪聲源，以確保不超過15.8 nV/√Hz的硬限值。AD8021的折合到輸入端噪聲規(guī)格<3 nV/√Hz，當折合到增益為100的AD8253級時可忽略。使用外部4.5 V基準電壓時，在<45 μV rms的噪聲分辨率下，AD7985的額定SNR為89 dB。 如果考慮300 kHz的奈奎斯特帶寬，ADC在此帶寬內(nèi)將提供~83 nV/μHz的噪聲。折合到AD7985的輸入端時，它的<1 nV/√Hz噪聲在系統(tǒng)內(nèi)可忽略，此時使用方和根計算對RTI噪聲源求和。 使用AD8253的另一優(yōu)點是它具有數(shù)字增益控制功能，可以根據(jù)輸入變化動態(tài)地改變系統(tǒng)增益。這一點通過巧用系統(tǒng)的數(shù)字信號處理能力便可實現(xiàn)。在本應用中，數(shù)字處理的主要功能是利用 AD798516位轉換結果產(chǎn)生較高分辨率的輸出。實現(xiàn)方法是對數(shù)據(jù)進行均值和抽取計算，并根據(jù)輸入幅度自動切換模擬輸入增益。過采樣過程的輸出數(shù)據(jù)速率低于ADC采樣速率，但動態(tài)范圍大幅增加。 為完成本應用數(shù)字端的原型制作，使用現(xiàn)場可編程門陣列(FPGA)作為數(shù)字內(nèi)核。為了快速調(diào)試系統(tǒng)，使用系統(tǒng)演示平臺(SDP)連接器標準將模擬電路和FPGA整合到單片電路板上，以便輕松實現(xiàn)PC的USB連接，如圖3所示。SDP是可重用硬件和軟件的組合，可以在大多數(shù)常用元件接口上輕松實現(xiàn)硬件的控制和數(shù)據(jù)采集。 本模塊根據(jù)當前增益設置、兩個原始ADC樣本和一些硬編碼閾值輸出新增益設置。系統(tǒng)內(nèi)使用四個閾值。這些閾值的選擇對最大化系統(tǒng)的模擬輸入范圍很重要，可確保在盡可能大的信號范圍內(nèi)使用G = 100模式，同時防止ADC輸入過驅。請注意，該增益模塊處理的是每個原始ADC結果，而不是未歸一化的數(shù)據(jù)。在此前提下，系統(tǒng)可使用的一些閾值示例如下（假設使用中間電平為零的雙極性系統(tǒng)）： T1（正閾值下限）：+162 （中間電平以上的162個代碼） T2（負閾值下限）：–162 （中間電平以下的162個代碼） T3（正閾值上限）：+32507 （正滿量程以下的260個代碼） T4（負閾值上限）：-32508 （負滿量程以上的260個代碼） 在G = 1模式下，使用內(nèi)部限值T1和T2。如果實際ADC結果介于T1和T2之間，增益便切換至G = 100模式。這樣可確保ADC的模擬輸入電壓盡快最大化。接著，在G = 100模式下，使用外部限值T3和T4。如果預測ADC結果高于T3或低于T4，增益便切換至G = 1模式，以防止ADC輸入超量程，如圖4所示。 圖4. 當預測模數(shù)轉換器輸入將超出閾值限值時，從放大器輸入到轉換器輸入的增益減少100（藍線：放大器輸入；紅線：轉換器輸入。） ? 在G = 100模式下，如果算法預測下一ADC樣本將剛好超出外部閾值（使用最基本的線性預測），假定ADC結果為+32510，則增益切換至G = 1，下一ADC結果是+325而不是+32510。 總體系統(tǒng)性能 一旦增益和抽取算法經(jīng)過全面優(yōu)化，即可測試整個系統(tǒng)。圖5顯示系統(tǒng)對–0.5 dBFS的大信號1 kHz輸入音的響應?？紤]100的PGA增益時，實現(xiàn)的動態(tài)范圍為127 dB。同樣，測試圖6中的小信號輸入時，如果輸入音為70 Hz (–46.5 dBFS時)，最高可實現(xiàn)129 dB的動態(tài)范圍。由于該測量中增益范圍未發(fā)生有效切換，預期在較小輸入音下可獲得性能提升。 圖5.大量程1kHz信號的響應顯示127dB的動態(tài)范圍 ? 圖6.70Hz小量程輸入信號的響應 ? 系統(tǒng)性能取決于動態(tài)切換增益以同時處理小信號輸入和大信號輸入的能力。雖然Σ-Δ技術提供了極佳的動態(tài)范圍，基于SAR的解決方案也是一種根據(jù)輸入信號動態(tài)改變前端增益的方式，而且不會影響系統(tǒng)性能。這樣便可實時測量小信號和大信號交流、直流輸入，而不必等候系統(tǒng)建立時間，或者因延遲的增益變化產(chǎn)生大的毛刺。 CN0260 采用PGA的過采樣SAR ADC，可實現(xiàn)125 dB以上的動態(tài)范圍 圖1所示電路是一個靈活的信號調(diào)理模塊，具有低噪聲、相對較高的增益以及在不影響性能的前提下根據(jù)輸入電平變化動態(tài)改變增益的能力，同時仍維持寬動態(tài)范圍。現(xiàn)有Σ-Δ技術可以提供許多應用所需的動態(tài)范圍，但代價是低更新速率。本電路提供了一種替代方法，將16位、2.5 MSPS PulSAR?逐次逼近型ADCAD7985與自動調(diào)節(jié)量程?iCMOS?可編程增益儀表放大器(PGA) AD8253前端結合使用。由于增益根據(jù)模擬輸入值自動變化，該器件使用過采樣和數(shù)字處理將系統(tǒng)動態(tài)范圍增加至125 dB以上。 圖1. 采用自動調(diào)節(jié)量程PGA和過采樣SAR ADC的寬動態(tài)范圍信號調(diào)理電路（注意：未顯示所有連接和去耦） ? 圖2. 增加過采樣率(OSR)可降低噪聲 ? CN0260 CN0260 | circuit note and reference circuit info 采用PGA的過采樣SAR ADC，可實現(xiàn)125 dB以上的動態(tài)范圍 | Analog Devices 圖1所示電路是一個靈活的信號調(diào)理模塊，具有低噪聲、相對較高的增益以及在不影響性能的前提下根據(jù)輸入電平變化動態(tài)改變增益的能力，同時仍維持寬動態(tài)范圍。現(xiàn)有Σ-Δ技術可以提供許多應用所需的動態(tài)范圍，但代價是低更新速率。本電路提供了一種替代方法，將16位、2.5 MSPS PulSAR?

• 帶PGA的過采樣16位PulSAR ADC
• 動態(tài)范圍大于125dB
• 無流水線延遲

(analog)