芯粒

傳統(tǒng)封裝技術(shù)與先進(jìn)封裝技術(shù)的優(yōu)劣勢(shì)

D chiplet設(shè)計(jì)中，多層結(jié)構(gòu)會(huì)導(dǎo)致下層芯片散熱題。常見的解決方案是使用散熱蓋來(lái)增強(qiáng)芯片的散熱效果，或采用風(fēng)冷或水冷等主動(dòng)散熱。

2023-04-23 標(biāo)簽：摩爾定律算力chiplet 2190 0

Chiplet架構(gòu)的前世今生

?? 今天，最先進(jìn)的大算力芯片研發(fā)，正展現(xiàn)出一種拼搭積木式的“角逐”。誰(shuí)的“拆解”和“拼搭”方案技高一籌，誰(shuí)就更有機(jī)會(huì)在市場(chǎng)上贏得一席之地。隨著chip...

2023-05-26 標(biāo)簽：神經(jīng)網(wǎng)絡(luò)socchiplet 1894 0

數(shù)據(jù)中心CPU芯?；盎ヂ?lián)方案分析-PART2

隨著核心數(shù)量的增長(zhǎng)和多die模式的流行，過(guò)去幾年中，各大計(jì)算芯片企業(yè)逐漸從Multi-Die模式轉(zhuǎn)向Central IO Die模式。以 IO Die ...

2023-12-20 標(biāo)簽：cpu數(shù)據(jù)中心chiplet 1623 0

如何利用精密編帶包裝載帶提高芯粒和 WLCSP 裝配產(chǎn)量

作者：Jeff Shepard 投稿人：DigiKey 北美編輯 EIA-481 和國(guó)際電工委員會(huì) (IEC) 60286-3 等行業(yè)標(biāo)準(zhǔn)規(guī)定，在一段 ...

2024-02-13 標(biāo)簽：芯片元器件wlcsp 762 0

首個(gè)國(guó)內(nèi)《芯?；ヂ?lián)接口標(biāo)準(zhǔn)》Chiplet接口測(cè)試成功

接口采用12nm工藝制造，每個(gè)D2D單元為8通道設(shè)計(jì)，合計(jì)提供高達(dá)256Gb/s的傳輸帶寬，可采用更少的封裝互連線以降低對(duì)封裝的要求，最少僅需要3層基板...

2023-09-11 標(biāo)簽：fpgagpu工藝制造 707 0

數(shù)據(jù)中心處理器采用Chiplet有何優(yōu)勢(shì)？

生成式人工智能和大模型的驅(qū)動(dòng)下，我們正置身于一個(gè)算力領(lǐng)域千載難逢的拐點(diǎn)：一個(gè)類似于個(gè)人電腦、互聯(lián)網(wǎng)、移動(dòng)設(shè)備和云誕生的時(shí)刻。

2023-11-07 標(biāo)簽：英特爾gpu服務(wù)器 479 0

希荻微與普林斯頓大學(xué)合作研究下一代芯粒技術(shù)供電架構(gòu)

來(lái)源：《半導(dǎo)體芯科技》雜志 今年2月，一項(xiàng)題為《功率轉(zhuǎn)換電路與電子設(shè)備》的專利（CN202211387831X）獲得授權(quán)，其共同專利權(quán)人為廣東希荻微電子...

2023-07-21 標(biāo)簽：半導(dǎo)體供電芯粒 452 0