完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > axi
AXI是一種總線協(xié)議，該協(xié)議是ARM公司提出的AMBA3.0協(xié)議中最重要的部分，是一種面向高性能、高帶寬、低延遲的片內(nèi)總線。它的地址/控制和數(shù)據(jù)相位是分離的，支持不對齊的數(shù)據(jù)傳輸，同時(shí)在突發(fā)傳輸中，只需要首地址，同時(shí)分離的讀寫數(shù)據(jù)通道、并支持Outstanding傳輸訪問和亂序訪問，并更加容易進(jìn)行時(shí)序收斂。AXI是AMBA中一個(gè)新的高性能協(xié)議。
文章：108個(gè) 瀏覽：16514次 帖子：72個(gè)
V1.0 ASB、APB是第一代AMBA協(xié)議的一部分。主要應(yīng)用在低帶寬的外設(shè)上，如UART、 I2C，它的架構(gòu)不像AHB總線是多主設(shè)備的架構(gòu)，APB總線...
分離的DMA接口/ DMA客戶端模塊支持高度靈活，高性能的DMA操作。DMA接口和DMA客戶端模塊通過具有高性能分段存儲器接口的雙端口RAM連接。
AMBA(Advanced Microcontroller Bus Architecture)高級處理器總線架構(gòu)，不同的速率需求構(gòu)成了為高性能SoC設(shè)計(jì)...
2023-03-21 標(biāo)簽：處理器AMBA總線SoC設(shè)計(jì) 3312 0
如果 STRIDE 等于 HSIZE，那么 AXI VDMA IP 會在沒有任何跳轉(zhuǎn)的情況下讀取幀緩存。但是，由于輸入大小大于輸出大小，我們需要在地址之...
使用 AMD-Xilinx FPGA設(shè)計(jì)一個(gè)全連接DNN核心現(xiàn)在比較容易（Vitis AI），但是利用這個(gè)核心在 DNN 計(jì)算中使用它是另一回事。本項(xiàng)目...
MIPI dsi TX移植注意事項(xiàng)簡單總結(jié)
MIPI Dsi的使用相比于CSI多了一些寄存器控制，生成的example直接仿真是可以的，但是修改了參數(shù)，一些參數(shù)也要做相應(yīng)的調(diào)整。
如何通過NoC從Versal應(yīng)用處理單元(APU)訪問AXI BRAM
Versal 架構(gòu)將“Scalar Engine”（標(biāo)量引擎）、“Adaptable Engine”（自適應(yīng)引擎）和“Intelligent Engin...
在Versal中通過NoC從PS-APU對AXI BRAM執(zhí)行基本讀寫操作
本篇博文旨在演示如何通過 NoC 從 Versal 應(yīng)用處理單元 (APU) 訪問 AXI BRAM。
AXI FIFO和AXI virtual FIFO兩個(gè)IP的使用方法
FIFO 是我們設(shè)計(jì)中常用的工具，因?yàn)樗鼈兪刮覀兡軌蛟谶M(jìn)行信號和圖像處理時(shí)緩沖數(shù)據(jù)。我們還使用異步FIFO來處理數(shù)據(jù)總線的時(shí)鐘域交叉問題。
AXI (高性能擴(kuò)展總線接口，Advanced eXtensible Interface)是ARM AMBA 單片機(jī)總線系列中的一個(gè)協(xié)議，是計(jì)劃用于...
使用AXI VIP的幾個(gè)關(guān)鍵步驟及常見功能
AXI總線在FPGA設(shè)計(jì)中使用越來越頻繁，但初學(xué)的同學(xué)經(jīng)常會因?yàn)閷f(xié)議的理解不夠深入，寫出來的代碼經(jīng)常會出現(xiàn)死鎖等問題，對FPGA設(shè)計(jì)與調(diào)試帶來很多不必...
由于ZYNQ架構(gòu)和常用接口IP核經(jīng)常出現(xiàn) AXI協(xié)議，賽靈思的協(xié)議手冊講解時(shí)序比較分散。所以筆者收藏AXI協(xié)議的幾種時(shí)序，方便編程。
使用AXI performance monitors(APM)測試MPSoC DDR訪問帶寬
MPSoC的DDR控制器的數(shù)據(jù)通道上集成了 AXI performance monitors (APM)。具體情況，可以參考Xilinx UG1085 ...
對 AXI master的全面討論變得困難。我還沒有（還）想出如何簡化材料來寫一篇關(guān)于如何構(gòu)建通用 AXI master器的帖子，這已經(jīng)夠難了——通常來...
前面簡單學(xué)習(xí)了關(guān)于GPIO的操作，本次將使用PL 端調(diào)用 AXI GPIO IP 核， 并通過 AXI4-Lite 接口實(shí)現(xiàn) PS 與 PL 中 AXI...
使用AXI-Full接口的IP進(jìn)行DDR的讀寫測試
首先對本次工程進(jìn)行簡要說明：本次工程使用AXI-Full接口的IP進(jìn)行DDR的讀寫測試。在我們的DDR讀寫IP中，我們把讀寫完成和讀寫錯(cuò)誤信號關(guān)聯(lián)到PL...
創(chuàng)建AXI Sniffer IP以在Vivado IP Integrator中使用教程
在某些情況下，通過嗅探 AXI 接口來分析其中正在發(fā)生的傳輸事務(wù)是很有用的。在本文中，我將為大家演示如何創(chuàng)建基本 AXI4-Lite Sniffer I...
如何使用AXI VIP在AXI4(Full)主接口中執(zhí)行驗(yàn)證和查找錯(cuò)誤
在 AXI 基礎(chǔ)第 2 講 一文中，曾提到賽靈思 Verification IP (AXI VIP) 可用作為 AXI 協(xié)議檢查工具。在本次第4講中，我...
在這篇新博文中，我們來聊一聊如何將 AXI VIP 添加到 Vivado 工程中，并對 AXI4-Lite 接口進(jìn)行仿真。隨后，我們將在仿真波形窗口中講...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長沙市望城經(jīng)濟(jì)技術(shù)開發(fā)區(qū)航空路6號手機(jī)智能終端產(chǎn)業(yè)園2號廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號-1
